E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog学习系列
modelsim的TCL脚本的define incdir命令解析
(1)+incdir+：如：vlog+incdir+YOUR_SOURCE_PATHfoo.v+incdir+YOUR_SOURCE_PATH选项是指在
verilog
文件中出现`include“xxx.v
黄埔数据分析
·
2023-09-23 19:32
sv
FPGA
fpga开发
System
Verilog
| UVM | Phase机制基础
System
Verilog
|UVM|Phase机制基础Phase在UVM中可以理解为是仿真片段或者仿真阶段，非常符合phase单词本意。
黄埔数据分析
·
2023-09-23 19:02
uvm
uvm
xilinx 用户自定义ip 多语言封装
0D52E00006hppSSSAY/vivado%E8%87%AA%E5%AE%9A%E4%B9%89ip%E4%B8%ADfilegroup%E5%90%8C%E6%97%B6%E4%BD%BF%E7%94%A8
verilog
source
黄埔数据分析
·
2023-09-23 19:01
FPGA
fpga
[HDLBits] Fsm1s
//Notethe
Verilog
-1995moduledeclara
向盟约宣誓
·
2023-09-23 17:56
HDLBits
fpga开发
verilog
fpga
三、system
verilog
过程语句
过程语句文章目录过程语句initialalwaysfinal语句什么是域？在SV中，为了区分硬件设计和软件的世界，我们将定义的软件变量或者例化的硬件所在的空间称之为“域”。因此，module/endmodule,interface/endinterface可以被视为硬件世界，program/endprogram和class/endclass可以被视为软件世界。掌握了这一清晰的概念，有助于分析ini
biubiup
·
2023-09-23 16:03
systemverilog
其他
System
Verilog
控制流：repeat 循环
在System
Verilog
中，repeat循环是一种用于重复执行代码块的控制流结构。它允许您指定一个整数次数来重复执行代码，从而简化了在某些情况下需要重复执行相同操作的编码过程。
WfdjCode
·
2023-09-23 16:32
Verilog
Verilog
System
Verilog
控制流与函数
System
Verilog
控制流与函数System
Verilog
是一种硬件描述语言(HDL)，用于描述数字电路和硬件设计。
OEMOing
·
2023-09-23 16:02
Verilog
android
System
Verilog
控制流 - for 循环
System
Verilog
是一种硬件描述语言（HDL），广泛用于硬件设计和验证。在System
Verilog
中，for循环是一种常用的控制流结构，用于重复执行一段代码。
OEMOing
·
2023-09-23 16:02
Verilog
Verilog
System
Verilog
控制流任务
System
Verilog
是一种硬件描述语言，它在硬件设计和验证中广泛使用。控制流是在设计中实现条件执行和循环的重要概念之一。
WfdjCode
·
2023-09-23 16:02
Verilog
Verilog
System
Verilog
中控制语句
循环何为循环1.1forever1.2repeat1.3while1.4for1.5dowhile1.6foreach二、Break，continue2.1break2.2continue三、System
Verilog
'unique'and'priority'if-else3.1
verilog
浩字不好雨
·
2023-09-23 16:01
Systemverilog
fpga开发
System
Verilog
控制流和事件
System
Verilog
是一种硬件描述语言，广泛用于设计和验证复杂的数字电路。在System
Verilog
中，控制流和事件是两个重要的概念，用于描述电路的行为和时序。
AyxbOle
·
2023-09-23 16:01
Verilog
fpga开发
System
Verilog
控制流 - 循环
在System
Verilog
中，有几种循环语句可供使用，包括for循环、while循环和do-while循环。这些循环语句使得我们能够有效地管理和处理重复性任务。
CvhShell
·
2023-09-23 16:01
Verilog
java
算法
前端
System
Verilog
控制流 - case
System
Verilog
是一种用于硬件描述和验证的编程语言，它提供了丰富的控制流语法，其中包括case语句。case语句用于在给定条件下执行不同的操作。
AyxbOle
·
2023-09-23 16:30
Verilog
java
前端
linux
System
Verilog
控制流语句
unique-if/unique0-if对于unique-if，如果condition没有一个匹配且没有加else语句，则会报告一个错误；如果超过1个condition匹配，也会报告错误；unique0-if与unique-if的不同之处在于，如果没有一个condition匹配也不会报错；moduletb;intx=4;initialbegin//Thisifelseifconstructisde
一只迷茫的小狗
·
2023-09-23 16:00
Systemverilog
Systemverilog
数据结构与算法基础-(1)
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的数据结构与算法
学习系列
专栏
Aileen_0v0
·
2023-09-23 02:02
数据结构与算法
java
python
学习
开发语言
数据结构
算法
C语言-扫雷游戏的实现
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的C语言
学习系列
专栏—
Aileen_0v0
·
2023-09-23 02:31
C语言学习
游戏
c语言
服务器
学习
算法
数据结构
开发语言
Verilog
中parameter在仿真时的应用
parameter能够定义一个常量例如parameter[7:0]A=8'd123;在仿真时我们可以用它来改变模块的参数，而不会影响综合的结果。考虑下面的模块，输入时钟是clk，频率为24MHz，输出一个1Hz的方波驱动小灯让其闪烁moduletest1(inputclk,//24MHz的时钟outputregled);reg[25:0]cnt;initialbeginled<=1'b0;cnt<
hayiji
·
2023-09-23 01:43
Verilog
fpga开发
verilog
css知识
学习系列
（1）-每天10个知识点
目录1.基础知识CSS是什么，作用是什么？2.选择器元素选择器和类选择器有何不同？3.盒模型在CSS中，盒模型是什么？如何使用它来控制元素的布局和尺寸？4.布局解释一下CSS中的Flexbox和Grid布局，它们各有什么优点和适用场景？5.动画与过渡CSS中如何实现动画和过渡效果？你能介绍一下关键帧动画吗？6.响应式设计什么是响应式设计？在CSS中如何实现响应式布局？7.样式优先级在CSS中，样式
云边散步
·
2023-09-23 00:03
css学习
css
学习
前端
千兆以太网传输层 UDP 协议原理与 FPGA 实现
文章目录前言心得体会一、UDP协议介绍二、UDP数据报格式三、UDP数据发送测试四、
Verilog
实现UDP数据发送1、IP头部检验IPchecksun的计算2、以太网报文的校验字段FCS的计算3、以太网报文发送模块实现五
C.V-Pupil
·
2023-09-22 22:41
FPGA代码分享
udp
fpga开发
fpga
网络协议
网络
千兆以太网网络层 IP 协议介绍与 IP 校 验和算法实现
文章目录前言一、IP协议数据字段格式二、IP协议首部详解三、IP首部校验和算法介绍四、用
Verilog
实现五、模块仿真六、仿真结果前言本章将讲解千兆以太网网络层IP协议的内容及算法实现。
C.V-Pupil
·
2023-09-22 22:05
FPGA代码分享
tcp/ip
算法
网络
fpga开发
fpga
网络协议
【李沐深度学习笔记】矩阵计算（2）
课程地址和说明线性代数实现p4本系列文章是我学习李沐老师深度
学习系列
课程的学习笔记，可能会对李沐老师上课没讲到的进行补充。
魔理沙偷走了BUG
·
2023-09-22 22:34
李沐深度学习
深度学习
笔记
矩阵
【
Verilog
教程】3.2
Verilog
时延
关键词：时延，惯性时延连续赋值延时语句中的延时，用于控制任意操作数发生变化到语句左端赋予新值之间的时间延时。时延一般是不可综合的。寄存器的时延也是可以控制的，这部分在时序控制里加以说明。连续赋值时延一般可分为普通赋值时延、隐式时延、声明时延。下面3个例子实现的功能是等效的，分别对应3种不同连续赋值时延的写法。//普通时延，A&B计算结果延时10个时间单位赋值给ZwireZ,A,B;assign#1
高山仰止景
·
2023-09-22 17:16
Verilog教程
Verilog
fpga开发
system
verilog
在linux下使用vcs编译并dump波形
system
verilog
在linux下使用vcs编译并dump波形使用方法参照：https://blog.csdn.net/limanjihe/article/details/52430284注：需要在文件中加上
曲一凡
·
2023-09-22 17:42
数字芯片验证
VCS flow学习
两步法两步法只支持
Verilog
HDL和System
Verilog
的design，两步法主要包括以下两步：CompilingtheDesign编译生成可执行二进制文件simv。
曲一凡
·
2023-09-22 17:38
UVM
and
Systemverilog
学习
【
Verilog
教程】3.1
Verilog
连续赋值
关键词：assign，全加器连续赋值语句是
Verilog
数据流建模的基本语句，用于对wire型变量进行赋值。
高山仰止景
·
2023-09-22 16:43
Verilog教程
fpga开发
Verilog
详细指南：如何使用System
Verilog
代码实现ARM Cortex-M0软微控制器
第一部分：ARMCortex-M0简介与System
Verilog
的重要性1.ARMCortex-M0简介ARMCortex-M0是ARM公司的一个低功耗、低成本的微控制器核心。
m0_57781768
·
2023-09-22 15:23
arm开发
fpga开发
[HDLBits] Mt2015 lfsr
Takenfrom2015midtermquestion5.Seealsothefirstpartofthisquestion:mt2015_muxdffWritethe
Verilog
codeforthissequentialcircuit
向盟约宣誓
·
2023-09-22 10:53
HDLBits
fpga开发
verilog
fpga
reg与wire的用法，证明reg可以在右边，wire型在左边，来作组合逻辑处理。
1，RTL2，生成的原理图1，RTL参考文献：1，
verilog
中wire和reg的使用2，解决一个assign问题，assign怎么用，assign有啥物理意义modulea(clk,a,b,y,out
向兴
·
2023-09-22 07:10
fpga开发
VerilogIC前端开发
转载-
verilog
中的行为级、RTL级、门级
行为级：行为级是RTL级的上一层。最符合人类思维的描述方式。主要用于快速验证算法的正确性，不关注电路的具体结构，不一定可以综合成实际电路结构。注重算法。以直接赋值的形式进行，只关注结果。常采用大量运算，延迟等无法综合的语句。其目的不在于综合，而在于算法。RTL级：使用寄存器这一级别的描述方式来描述电路的数据流方式。RTL在很大程度上是对流水线原理图的描述。接近实际电路结构的描述，可以精确描述电路的
向兴
·
2023-09-22 07:40
数字IC前端设计工程师走向精通
VerilogIC前端开发
fpga开发
wxwidgets
学习系列
wxwidgets
学习系列
https://blog.csdn.net/wyansai/article/details/51171225
练习生_y
·
2023-09-22 07:36
css知识
学习系列
（3）-每天10个知识点
目录1.伪类与伪元素在CSS中，伪类和伪元素有什么区别？请举例说明。2.文字与字体在CSS中，如何设置文字的大小和字体？你如何加载外部字体？3.布局在CSS中，你如何对元素进行垂直居中？4.动画与过渡你能举一个使用CSS中的动画和过渡的例子吗？并解释它的工作原理。5.重叠与层叠在CSS中，“position”属性对元素的层叠有何影响？6.响应式设计你如何使用CSS和JavaScript来动态调整页
云边散步
·
2023-09-22 06:57
css学习
css
学习
前端
css知识
学习系列
（10）-每天10个知识点
目录1.**CSS中的“margin”属性和“padding”属性有什么作用？它们之间有什么区别？**2.**在CSS中，你如何使用“box-sizing”属性来改变元素的盒模型？**3.**请解释一下CSS中的“display:table”和“display:table-cell”有什么作用？**4.**在CSS中，你如何使用“overflow”属性来控制元素的溢出内容？**5.**“grid-
云边散步
·
2023-09-22 05:32
css学习
css
学习
前端
css知识
学习系列
（9）-每天10个知识点
目录1.**CSS中的“box-shadow”属性和“text-shadow”属性有什么作用？**2.**在CSS中，你如何使用“:hover”伪类来改变鼠标悬停状态的样式？**3.**CSS中的“opacity”属性和透明度有什么关系？**4.**在CSS中，你如何使用“border-radius”属性实现圆角效果？**5.**请解释一下CSS中的“box-sizing”属性和“border-b
云边散步
·
2023-09-22 05:02
css
学习
css3
css知识
学习系列
（7）-每天10个知识点
目录1.**Flexbox和Grid布局都是为了解决布局问题，但它们有什么不同？**2.**CSS中的“overflow”属性与布局有什么关系？有哪些常见的使用场景？**3.**在CSS中，如何使用“position”属性和“z-index”属性实现元素的层级关系？**4.**CSS中的“@keyframes”有什么作用？如何使用它来创建动画？**5.**Flexbox和Grid布局都可以实现复杂
云边散步
·
2023-09-22 05:01
css学习
css
学习
前端
css知识
学习系列
（8）-每天10个知识点
目录1.**请解释CSS中的“float”属性，并且描述它在布局中的作用。**2.**在CSS中，你如何清除浮动元素的影响？**3.**请解释一下CSS中的伪类和伪元素有什么区别？**4.**在CSS中，你如何使用“overflow”属性处理元素内容溢出的情况？**5.**“flex-wrap”属性在Flexbox布局中有什么作用？**6.**你如何确保CSS代码在不同的浏览器中表现一致？**7.
云边散步
·
2023-09-22 05:01
css学习
css
学习
前端
css知识
学习系列
（11）-每天10个知识点
目录1.**在CSS中，你如何使用“position”属性和“z-index”属性实现元素的层级关系？**2.**CSS中的“@keyframes”有什么作用？如何使用它来创建动画？**3.**在CSS中，你如何使用“transition”属性实现动画效果？**4.**请解释一下CSS中的“box-sizing”属性和“border-box”模型。**5.**在CSS中，你如何使用“positio
云边散步
·
2023-09-22 05:22
css学习
css
学习
前端
css知识
学习系列
（2）-每天10个知识点
目录1.基础知识CSS中的伪元素和实际元素有什么区别？2.动画与过渡CSS中的transition和animation有何区别？在什么情况下使用哪种动画？3.Flexbox在Flexbox布局中，“flex-wrap”属性有什么作用？4.Grid请解释CSS中的网格线（gridlines）和轨道（tracks）是什么？5.重叠与层叠在CSS中，如何处理元素的重叠？你会如何使用“z-index”属性
云边散步
·
2023-09-22 05:52
css学习
css
学习
前端
Verilog
1995 VS
Verilog
2001——2020-04-05
转载自：https://www.cnblogs.com/tshell/p/3236476.html2001年3月IEEE正式批准了
Verilog
‐2001标准（IEEE1364‐2001），与
Verilog
谁拿了我的帽子
·
2023-09-22 05:03
MySQL
学习系列
（1）-每天学习10个知识
目录1.SQL和MySQL2.JOIN类型3.索引4.ACID5.优化MySQL查询性能6.创建MySQL存储过程的步骤7.范式和反范式设计8.SQL注入9.GROUPBY和HAVING10.UNION和UNIONALL点赞，你的认可是我创作的动力！⭐️收藏，你的青睐是我努力的方向！✏️评论，你的意见是我进步的财富！1.SQL和MySQLSQL（StructuredQueryLanguage）是一
云边散步
·
2023-09-22 02:25
MySQL学习
mysql
学习
数据库
Clock Domain Crossing Design & Verification Techniques Using System
Verilog
学习
虽然设计方法论文中描述的一般可以使用任何HDL来实现，示例如下使用高效的System
Verilog
技术。亚稳态p6亚稳态是指在一段时间内不呈现稳定0或1状态的信
HappyGuya
·
2023-09-22 01:43
学习
fpga开发
跨时钟数据传输问题（Clock domain crossing)-
verilog
一、跨时钟数据传输可能产生的问题当两个不同时钟域的系统进行对接，由于对接的端口是异步可能会出现许多我们不希望出现的情况（setup/holdtimeviolation、亚稳态、数据传输不稳定）。1.1什么是异步？不同的时钟频率：相同时钟周期，但是相位不同：1.2处理跨时钟域的数据传输的方案采用握手信号交互采用异步FIFO二、握手信号2.1只使用握手信号存在的问题Amodule向Bmodule进行传
zer0hz
·
2023-09-22 01:12
Verilog
verilog
《Clock Domain Crossing》 翻译与理解（5）多信号跨时钟域传输
本系列将对sunburstdesign网站的2008最佳文章《ClockDomainCrossing(CDC)Design&VerificationTechniquesUsingSystem
Verilog
dongker 的笔记
·
2023-09-22 01:12
verilog
芯片
fpga
fifo
HDlbits Count clock 12小时制时钟
verilog
fpga
moduletop_module(inputclk,inputreset,inputena,outputpm,output[7:0]hh,output[7:0]mm,output[7:0]ss);reg[3:0]ssge;reg[3:0]ssshi;reg[3:0]mmge;reg[3:0]mmshi;reg[3:0]hhge;reg[3:0]hhshi;always@(posedgeclk)be
Balien_
·
2023-09-22 01:09
fpga开发
硬件工程
(Clock Domain Crossing)跨时钟域信号的处理 （自我总结）
CummingsSNUG2008Boston_CDC.pdf参考：跨时钟域处理方法总结–最终详尽版-love小酒窝-博客园跨时钟域（CDC）设计方法之单bit信号篇（一）|电子创新网赛灵思社区孤独的单刀_
Verilog
HappyGuya
·
2023-09-22 01:37
fpga开发
Verilog
零基础入门（边看边练与测试仿真）-状态机-笔记（7-10讲）
文章目录第七讲第八讲第九讲第十讲第七讲1、最简单的状态机-三角波发生器1、两种状态的代码：//最简单的状态机，三角波发生器；`timescale1ns/10psmoduletri_gen(clk,res,d_out);inputclk;inputres;output[8:0]d_out;regstate;//主状态机寄存器reg[8:0]d_out;always@(posedgeclkornege
Time木0101
·
2023-09-22 00:23
IC学习
#
IC设计学习
#
Verilog学习
笔记
Verilog学习
芯片设计
IC设计
【Spring Boot 源码学习】OnBeanCondition 详解
SpringBoot源码
学习系列
OnBeanCondition详解引言往期内容主要内容1.getOutcomes方法2.getMatchOutcome方法2.1ConditionalOnBean注解处理
Huazie
·
2023-09-21 22:38
开发框架-Spring
Boot
spring
boot
源码学习
OnBean
Condition
计算机网络（五）—— 运输层（8）：TCP的连接建立和连接释放
计算机网络系列内容的学习目录→\rightarrow→谢希仁计算机网络
学习系列
内容汇总。
大彤小忆
·
2023-09-21 17:43
计算机网络
计算机网络
TCP
【李沐深度学习笔记】线性代数实现
课程地址和说明线性代数实现p2本系列文章是我学习李沐老师深度
学习系列
课程的学习笔记，可能会对李沐老师上课没讲到的进行补充。
魔理沙偷走了BUG
·
2023-09-21 16:54
李沐深度学习
深度学习
笔记
线性代数
MySQL
学习系列
（2）-每天学习10个知识
目录1.INNERJOIN和ON子句2.死锁3.SELECT*和SELECTcolumn1,column24.数据库的视图5.MySQL的触发器类型6.MySQL表的备份和恢复7.MySQL存储引擎8.索引优化9.MySQL中的子查询10.使用连接（JOIN）从多个表中检索数据点赞，你的认可是我创作的动力！⭐️收藏，你的青睐是我努力的方向！✏️评论，你的意见是我进步的财富！1.INNERJOIN和
云边散步
·
2023-09-21 12:09
MySQL学习
mysql
学习
android
数据库
MySQL
学习系列
（10）-每天学习10个知识
目录1.事务隔离级别和并发操作2.死锁和避免死锁3.使用索引进行排序查询4.视图的作用和使用场景5.SQL注入和防止攻击6.子查询和连接的优缺点7.存储过程和函数的作用和使用场景8.数据库范式和反范式设计9.使用UNION和UNIONALL进行多表查询10.数据库设计和性能优化的考虑因素点赞，你的认可是我创作的动力！⭐️收藏，你的青睐是我努力的方向！✏️评论，你的意见是我进步的财富！1.事务隔离级
云边散步
·
2023-09-21 11:03
MySQL学习
mysql
学习
数据库
上一页
39
40
41
42
43
44
45
46
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他