E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog学习经验
2022年7月16日每日反省精进日志
5、利他:用心分析好友的项目可行性,与灵魂之友一起分享
学习经验
。6、乐观:每天都是最好的一天。
清蕾
·
2024-01-26 21:10
小白如何入行新媒体
结合我的
学习经验
新媒体应该怎样学习我从4个方便回答。
神经猫
·
2024-01-26 15:40
数字电路设计——加法器
组合逻辑为:S=A⊕B,Cout=ABS=A\oplusB,Cout=ABS=A⊕B,Cout=AB真值表和原理图符合为:System
Verilog
实现代码:modulehadder(inputlogica
爱寂寞的时光
·
2024-01-26 14:32
电子技术
计算机体系结构
算法
硬件工程
嵌入式硬件
vscode开发FPGA(1)---TEROS_HDL插件报错
2.再将vscode设置
verilog
>linting>modelsim>work的路径指定到此处。二、TerosHDL:modelsim(v
zidan1412
·
2024-01-26 12:31
FPGA
vscode
ide
编辑器
一瞬间增加了勇气
想象着我们慢慢
学习经验
,提高自己的能力,
一个人的午后时光
·
2024-01-26 09:11
【FPGA
Verilog
开发实战指南】初识
Verilog
HDL-基础语法
这里写目录标题
Verilog
HDL简介与VHDL比较
Verilog
HDL基础语法逻辑值关键字moduleendmodule模块名输入信号输出信号既做输入也做输出线网型变量wire寄存器型变量reg参数parameter
醉酒柴柴
·
2024-01-26 09:31
fpga开发
学习
笔记
IVY|阅读书卡《高效学习法》02新思维导图学习法的三种作用
02新思维导图学习法的三种作用新思维导图学习法是小小sha导师所创见的,从其
学习经验
过程中所萃取再呈现的,用的就是XMind的软体,台湾称心智图。
ivyWang靖蕙
·
2024-01-26 05:27
【
Verilog
】HDLBits刷题 03
Verilog
语言(2)(未完)
二、模块(module)1.实例化Thefigurebelowshowsaverysimplecircuitwithasub-module.Inthisexercise,createoneinstanceofmodulemod_a,thenconnectthemodule'sthreepins(in1,in2,andout)toyourtop-levelmodule'sthreeports(wir
圆喵喵Won
·
2024-01-26 00:11
fpga开发
【USTC】
verilog
习题练习 46-50
46上升沿检测题目描述在实际应用中,我们经常需要对某个信号的边沿进行检测,并以此作为后续动作的触发信号(例如电脑键盘的某个按键被按下或者被松开,在电路中则对应的是电平的变化)。设计一个电路,包含clk信号、1bit输入信号in和1bit输出信号out,当in信号从0变为1时(相对于clk,该信号变化频率很慢),out信号在in信号上升沿附近输出1个时钟周期的高电平脉冲,其余时刻都为0,如下图所示提
enki0815
·
2024-01-25 07:47
Verilog
USTC
fpga开发
verilog
fpga
002 疯狂的探险家
邀约不断不说,还被逼着每天视频直播,分享考上名牌大学的
学习经验
,都是把自己养大的主持推荐来的学弟学妹,又不好拒绝。绝大多数休息时间都被占用,都不能好好学习了。正烦闷间,又有女同学送来信件。
磨铁大师兄
·
2024-01-25 04:04
「HDLBits题解」Cellular automata
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Rule90-HDLBitsmoduletop_module(inputclk
UESTC_KS
·
2024-01-25 01:53
HDLBits
题解
fpga开发
Verilog
中学生如何提高学习效率?
下面根据我自己的
学习经验
并结合其他人的学习方法来谈谈如何提高中学生的学习效率。运用科学的方法学习,可以使学习事半功倍,提高学习效率。那么什么是科学的学习方法呢?
白云悟道者
·
2024-01-25 01:36
了解
Verilog
中‘signed‘的作用:处理有符号数
了解
Verilog
中’signed’的作用:处理有符号数在
Verilog
中,数据类型'signed'扮演着重要的角色。它用于处理有符号数,为设计者提供了更丰富的表达能力和灵活性。
皮皮宽
·
2024-01-25 00:36
数字IC设计
数字电路设计
notepad++: 插件fingertext 来创建代码块
我最开始怎么都弄不好,因为global(什么语言都可以)我写的Lang:
verilog
叫我Mr. Zhang
·
2024-01-24 11:48
notepad++
【USTC】
verilog
习题练习 41-45
41下降沿触发的寄存器题目描述在时序逻辑电路中,敏感变量不但可以是触发信号的上升沿(posedge),也可以是下降沿(negedge),试创建8bit位宽的寄存器,所有DFF都应该由clk的下降沿(负边缘)触发。同时采用高电平有效的同步复位方式,复位值为0x34而不是零。输入格式输入信号clk,时钟信号。输入信号reset,复位信号,高电平有效(复位)。输入信号d,位宽8bit,任意数据信号。输出
enki0815
·
2024-01-24 07:31
Verilog
USTC
fpga开发
verilog
fpga
学好日语,只看视频那是远远不够的!还得这样做?
今天,为我们分享日语
学习经验
的,是一位非日语专业、学习1年8个月后,高分通过N1的小伙伴。同时,她还是一名英语翻译专业的学生,在外语学习方面,有着非常多好的经验和方法。
学的疯了才觉悟了
·
2024-01-24 05:57
2018.4.18
在养育孩子的道路上,艰辛又迷茫,真是应该向前辈们多
学习经验
,用知识武装自己,做个平和的妈妈。
轩宁妈
·
2024-01-24 04:15
【ZYNQ入门】第十篇、基于FPGA的图像白平衡算法实现
测试源图2、为什么摄像头采集的图像要做白平衡3、自动白平衡算法总结4、FPGA设计思路4.1、实时白平衡的实现4.2、计算流程优化思路第二部分、硬件实现1、除法IP核的调用方法2、乘法IP核的调用方法3、
verilog
大屁桃
·
2024-01-23 15:20
FPGA的学习之旅
fpga开发
白平衡算法
ZYNQ
SystemC学习笔记(三) - 查看模块的波形
查看波形一般是指查看pvbus上的transaction,而对于SystemC本身来说,查看波形就是使用Gtkwave或其他EDA工具,查看Module的input/output的时序输入/输出,其本质和硬件设计的
Verilog
crazyskady
·
2024-01-23 13:04
SystemC
Simulation
学习
笔记
SystemC
「HDLBits题解」Shift Registers
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Shift4-HDLBitsmoduletop_module(inputclk
UESTC_KS
·
2024-01-23 13:11
HDLBits
题解
fpga开发
Verilog
Xilinx FPGA 权威书籍指南 基于Vivado 2018 集成开发环境
ff4889i
Verilog
数字系统设计教程_夏宇闻深入浅出玩转FPGA_吴厚航《深入浅出玩转FPGA》视频教程:35课时FPGA项目实例资料合集FPGA从入门到精通.实战篇数字逻辑基础与
Verilog
light6776
·
2024-01-23 13:41
fpga开发
百日行动读书打卡day20
孩子之间的争吵是正常现象,他们并非天生就具有与人分享或合作的社会能力,这些社会技能通常需要向周围人的行为
学习经验
累积而得。
无恙_1813
·
2024-01-23 12:01
【USTC】
verilog
习题练习 31-35
31if语句与锁存器题目描述使用
verilog
设计电路时,应按照如下流程:确定你需要的电路或逻辑门确定输入输出信号,以及产生输出信号的组合逻辑块确定组合逻辑块后面是否加上一组触发器。
enki0815
·
2024-01-23 10:42
Verilog
USTC
verilog
fpga开发
fpga
【USTC】
verilog
习题练习 36-40
36条件运算符题目描述
Verilog
中有一个跟C语言中类似的三目条件运算符(?:),其语法格式为:(condition?
enki0815
·
2024-01-23 10:11
Verilog
USTC
fpga开发
verilog
fpga
摘录
【止损】想要在投资中取得成功,并不是从成功中
学习经验
,而是要在失败中吸取教训。学习成功的经验不一定能让你成功,这是不确定的,但是那些导致失败的问题却一定会让你失败,这是确定的。诺贝尔物理学奖
异彩纷呈
·
2024-01-23 09:39
Quartus联合 ModelSim仿真及测试
插件系列文章目录:(1)modelsim安装使用及Vivado关联(2)VSCode关联VIVADO编辑
Verilog
(3)Modelsim观察波形–基础操作述(4)Quartus联合ModelSim仿真及测试文章目录前言一
C.V-Pupil
·
2024-01-23 08:45
Quartus插件分享
开发语言
fpga开发
vscode
quartus和modelsim联合仿真详细教程
详细步骤如下:1、编辑
verilog
HDL语言本次拟实现组合逻辑功能,其代码如下:此为一组合逻辑电路,其原理图可在quartus中绘制出:此即为实现的功能。
hxyo
·
2024-01-23 08:15
fpga
VHDL/
Verilog
编译错误总结
VHDL编译错误总结VivadoVHDL
Verilog
QuartusVHDL
Verilog
LatticeVHDL
Verilog
VivadoVHDL[Synth8-2778]typeerrorneartxen_sync
FPGA的花路
·
2024-01-23 08:44
IIC总线的原理与
Verilog
实现
IIC总线的原理与
Verilog
实现1、软件平台与硬件平台2、原理介绍2.1IIC总线的特点:2.2IIC总线协议详解:2.2.1IIC主机往从机里面写入数据的步骤2.2.2IIC主机从从机里面读出数据的步骤
FPGA的花路
·
2024-01-23 08:14
接口协议
我的创作纪念日
目前市面上主流的FPGA图像缩放方案如下:1:Xilinx的HLS方案,该方案简单,易于实现,但只能用于Xilinx自家的FPGA;2:非纯
Verilog
方案,大部分代码使用
Verilog
实现,但中间的
攻城狮Wayne
·
2024-01-23 07:00
芯片的设计与验证案例
开源项目
嵌入式开发应用案例
fpga开发
Verilog
中的逻辑移位和算术移位仿真
逻辑移位逻辑移位的操作符为右移(>>)高位不够的bit位补0。左移(>>)高位用呼号位补。左移(<<<),低位补0。实例仿真结果结论对于无符号数,逻辑移位和算术移位结果是一样的。对于有符号数,逻辑右移和算术右移是不一样的。算术右移时,高位需要用符号位补。
re_call
·
2024-01-23 07:30
ASIC设计
ASIC
fpga
verilog
算术移位
逻辑移位
15.1_使用
Verilog
设计:一个简单的状态机设计——序列检测器(可实现重复性检测)
使用
Verilog
设计:一个简单的状态机设计——序列检测器(可实现重复性检测)1,一个简单的状态机设计:可重复性序列检测器2,可重复性状态机序列检测实现2.1,RTL设计代码实现2.2,tb测试代码实现
向兴
·
2024-01-23 06:28
Verilog数字系统设计教程
fpga开发
Verilog前端设计
FPGA高端项目:Xilinx Zynq7020 系列FPGA纯
verilog
图像缩放工程解决方案 提供3套工程源码和技术支持
目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在XilinxKintex7系列FPGA上的应用本方案在XilinxArtix7系列FPGA上的应用本方案在国产FPGA紫光同创系列上的应用本方案在国产FPGA高云系列上的应用3、设计思路框架设计框图视频源选择ov5640i2c配置及采集动态彩条图像缩放模块详解图像缩放模
9527华安
·
2024-01-23 06:52
FPGA图像缩放
菜鸟FPGA图像处理专题
图像处理三件套
fpga开发
Zynq7020
图像缩放
双线性插值
图像处理
Java基础篇----类型转换【面试题拓展】
通过这篇博客,我想分享我在某个领域的
学习经验
,与大家共同探讨、共同成长。请大家以开放的心态阅读,相信你们也会在这段知识之旅中找到启示。
xxxhuxxx
·
2024-01-23 01:04
java
windows
intellij-idea
学习
开发语言
Java基础----变量与常量【面试题拓展】
通过这篇博客,我想分享我在某个领域的
学习经验
,与大家共同探讨、共同成长。请大家以开放的心态阅读,相信你们也会在这段知识之旅中找到启示。文章目录前言一、变量是什么?
xxxhuxxx
·
2024-01-23 01:04
java
开发语言
学习
intellij-idea
Java基础篇----包机制与JavaDoc
通过这篇博客,我想分享我在某个领域的
学习经验
,与大家共同探讨、共同成长。请大家以开放的心态阅读,相信你们也会在这段知识之旅中找到启示。
xxxhuxxx
·
2024-01-23 01:04
java
开发语言
Java链式存储LinkedList----与ArrayList比较
通过这篇博客,我想分享我在某个领域的
学习经验
,与大家共同探讨、共同成长。请大家以开放的心态阅读,相信你们也会在这段知识之旅中找到启示。
xxxhuxxx
·
2024-01-23 01:04
java
开发语言
铁子,你还记得这些吗----Java基础【拓展面试常问题型】
通过这篇博客,我想分享我在某个领域的
学习经验
,与大家共同探讨、共同成长。请大家以开放的心态阅读,相信你们也会在这段知识之旅中找到启示。
xxxhuxxx
·
2024-01-23 01:34
java
面试
python
正式开始JAVA学习之旅
通过这篇博客,我想分享我在某个领域的
学习经验
,与大家共同探讨、共同成长。请大家以开放的心态阅读,相信你们也会在这段知识之旅中找到启示。
xxxhuxxx
·
2024-01-23 01:33
java
学习
开发语言
intellij-idea
Java动态数组实现----聊聊ArrayList
通过这篇博客,我想分享我在某个领域的
学习经验
,与大家共同探讨、共同成长。请大家以开放的心态阅读,相信你们也会在这段知识之旅中找到启示。文章目录前言一、ArrayList是什么?
xxxhuxxx
·
2024-01-23 01:33
java
windows
intellij-idea
开发语言
学习
Java基础篇----算术魔术大揭秘【面试题拓展】
通过这篇博客,我想分享我在某个领域的
学习经验
,与大家共同探讨、共同成长。请大家以开放的心态阅读,相信你们也会在这段知识之旅中找到启示。文章目录前言一、什么是运算符?
xxxhuxxx
·
2024-01-23 01:03
java
开发语言
javascript
ide
10G光口关于以太网数据包物理接口的分析
1,我试验环境使用移植好的
verilog
-thernet,用网络调试助手进行回环测试,在WIRESHARK抓包也看到没问题:ARP协议有,UDP协议也有,完整的对话。
mcupro
·
2024-01-22 15:03
OpenOFDM_RX
软件无线电
USRP
fpga开发
【system
verilog
】SV Assertion 断言
System
Verilog
Assertion断言总结SV断言是什么?有什么用?SV断言是什么?SV断言有什么用?SV断言怎么用?
飓风_数字IC验证
·
2024-01-22 12:00
system
verilog
硬件工程
【system
verilog
】Mailboxes
mailbox中可以放的数据:数据可以是任何有效的system
Verilog
数据类型,包括类class数据类型。
飓风_数字IC验证
·
2024-01-22 12:30
system
verilog
开发语言
Verilog
Verilog
电路设计中最流行的硬件描述语言,主要用于逻辑建模和仿真验证。运算符及表达式算数运算符:+-*/%赋值运算符:==><=逻辑运算符:&&||!条件运算符:?
阳光8088
·
2024-01-22 10:31
risc-v
HNU-电路电子学-实验2(2021级)
二、实验内容用
VERILOG
语言设计指令译码器;用
VERILOG
语言设计ALU。三、实验过程1、指令译码器A)创建工程(选择的芯片为family=Cyclo
_蟑螂恶霸_
·
2024-01-22 06:08
#
实验_电路电子学
学习
从高考报志愿,回看生涯选择二三事
每个人日复一日、年复一年的暴露在“
学习经验
”的大海里,上下浮沉,前后激荡。透过经验的历练所修成的“果”,便构成了不同的生涯抉择。
敏思生涯
·
2024-01-22 03:03
sv数据类型
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录一、内建数据类型一、内建数据类型相应于
verilog
将变量类型(如reg)和线网类型(如wire)区分得如此清楚,在SV中新引入了一个数据类型
飞向星河
·
2024-01-21 22:13
芯片漫游指南学习
fpga开发
嵌入式硬件
【USTC】
verilog
习题练习1-5
1编写
Verilog
代码,使电路输出信号1输入格式无输入输出格式输出1,位宽为1moduletop_module(outputout);//Writeyourcodehereassignout=1;endmodule2
enki0815
·
2024-01-21 20:35
Verilog
USTC
fpga开发
B2U1复盘
Part11,从本单元中我学到的最重要的理念(精读和视听说分别总结)精读:和父母出现代沟应积极与其沟通视听说:在生活中
学习经验
2,我在本片文章/音频/视频中学到的怦然心动的单词(精读和视听说分别总结)精读
教育学一班杨朔34
·
2024-01-21 20:26
上一页
4
5
6
7
8
9
10
11
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他