E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog电路设计
「
Verilog
学习笔记」4位数值比较器电路
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网分析这里要注意题目的“门级描述方式”，所以我们只能使用基本门电路：&,|,!,^,^~。
正在黑化的KS
·
2023-11-12 00:54
Verilog学习笔记
学习
笔记
Quartus II bilibili 入门 EDA实用技术教程（二）--- ---四选一多路选择器 仿真操作
p=5仿真上一讲：3-2程序always@(aorborcordors1ors2)#always引导顺序语句begin:MUX41//块语句case()//条件语句2'b00:y
verilog
HDLfile
计算机视觉-Archer
·
2023-11-12 00:17
Quartus
2
Verilog
VHDL三种建模描述方式——2选1数据选择器
标题QuartusII标题
Verilog
VHDL三种建模描述方式——2选1数据选择器1，结构化描述方式：是使用实例化低层次模块的方法，即调用其他已经定义过的低层次模块对整个电路的功能进行描述，或者直接调用
ZikH�
·
2023-11-12 00:17
fpga开发
Quartus II：VHDL组合逻辑-时序逻辑练习
目录一、在QuartusII中用原理图输入法设计4位加法器1.在之前的实验基础上设计4位全加器2.仿真波形图3.引脚绑定4.硬件测试二、应用QuartusII完成基本组合
电路设计
（一）2选1多路选择器1
WOOZI9600L²
·
2023-11-12 00:16
FPGA
fpga开发
物联网
Verilog
学习之路（1）— Quartus II 13.0下载安装和HelloWorld
Verilog
学习之路（1）—QuartusII13.0下载安装和HelloWorld一、前言QuartusII是Altera的FPGA设计工具，二、安装包下载百度云链接地址：https://pan.baidu.com
Willliam_william
·
2023-11-12 00:13
Verilog
软件使用
verilog
Quartus II 13.0波形仿真（解决无法产生仿真波形问题）
目录前言新建工程创建
Verilog
文件，写代码波形仿真（解决没有输出波问题）前言这么说把QuartusII13.0是我目前来讲见过最恶心的软件，总是一大堆麻烦事，稍微哪里没弄好就后面全都出问题。
Gretel Tade
·
2023-11-12 00:11
EDA实验
fpga开发
EDA实验
Quartus
II
13.0
硬件
Verilog
Verilog
HDL语言基础知识
目录
Verilog
HDL语言基础知识6.1.2
Verilog
HDL模块的结构6.1.3逻辑功能定义6.2.1常量6.3运算符及表达式6.4.2条件语句
Verilog
HDL语言基础知识先来看两个
Verilog
HDL
Gretel Tade
·
2023-11-12 00:40
EDA实验
fpga开发
EDA实验
Verilog编程
知识图谱
艾米电子 - 多路选择器与多路分解器，
Verilog
对读者的假设已经掌握：可编程逻辑基础
Verilog
HDL基础使用
Verilog
设计的QuartusII入门指南使用
Verilog
设计的ModelSIm入门指南内容1多路选择器Multiplexer此处所说的多路选择器
Tiger-Li
·
2023-11-12 00:39
FPGA
EDA（Quartus II）——ADC采样控制
电路设计
图1采样状态机结构框图用状态机对ADC0809进行采样控制，首先必须了解其工作时序，然后据此作出状态图，最后写出相应的
Verilog
代码。
楠潼
·
2023-11-12 00:09
EDA实践
嵌入式
verilog
vhdl
其他
北京革新创展科技有限公司-BICE-EDA数字逻辑
电路设计
实验（实验1.6 多路数据选择器）
实验1.6多路数据选择器一、实验准备该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上的LED指示灯，SW1-SW8，SW9-SW16组开关。请把控制拨码开关LCD_ALONE_CTRL_SW中开关VLPO拨置于下为低电平，可以使用LED1～LED8；SW1-SW8已经固定连接到实验平台中的FPGA_CON1和FPGA_CON2处，不需要用户设置；请把控制拨码开关CTR
北京革新创展科技有限公司
·
2023-11-12 00:09
FPGA资源
#
B-ICE实验教程资源
fpga开发
嵌入式硬件
mcu
硬件工程
linux
北京革新创展科技有限公司-BICE-EDA数字逻辑
电路设计
实验（实验1.5 多路数据比较器）
实验1.5多路数据比较器一、实验准备该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上的LED指示灯，SW1-SW8，SW9-SW16组开关。请把控制拨码开关LCD_ALONE_CTRL_SW中开关VLPO拨置于下为低电平，可以使用LED1～LED8；SW1-SW8已经固定连接到实验平台中的FPGA_CON1和FPGA_CON2处，不需要用户设置；请把控制拨码开关CTR
北京革新创展科技有限公司
·
2023-11-12 00:39
FPGA资源
#
B-ICE实验教程资源
fpga开发
人工智能
嵌入式硬件
linux
测试工具
【数字系统】组合逻辑
电路设计
：4-2线优先编码器/2-4线译码器/比较器/全加器 Quartus II 环境/
Verilog
HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA
一、实验要求1.编码／译码器的设计与实现；比较器的设计与实现；全加器的设计与实现；2.在QuartusII环境下，运用
Verilog
HDL语言进行编程开发，并完成对电路工作情况的仿真模拟；3.完成配置程序的下载
StormBorn_
·
2023-11-12 00:07
数字系统设计
fpga
fpga/cpld
verilog
硬件
计算机组成原理 实验一 四位加法器设计
芯片编号：EP3C40F780C8软件：QuartusII64-Bit13.1.0.162启动Quartus13.1创建子项目full_adder，芯片选择EP3C40F780C8新建
Verilog
HDLFile
Robert_SWJTU
·
2023-11-12 00:06
林湾村计组实验2023
fpga开发
EDA实验----四选一多路选择器设计(QuartusII)
目录一．实验目的二．实验仪器设备三．实验原理：四．实验要求五．实验内容及步骤1.实验内容2.实验步骤六．实验报告七.实验过程1.创建
Verilog
文件，写代码2.波形仿真3.作出电路图4.烧录文件一．实验目的
Gretel Tade
·
2023-11-11 23:34
EDA实验
fpga开发
EDA实验
Verilog
QuartusII
硬件开发板
电路设计
_MOS管在电源控制中的应用
最近要设计一个控制通信模块上下电的电路，网络上查了很多文章，终于总结出一些门道，今天先总结一下，明天开始画电路板，然后做性能测试。先放上我的电路图，其实是从一位老工程师的设计文件里抄来的。图中有两个型号的MOS管，Q1是N沟道MOS管（型号是FDN335N），Q2是P沟道MOS管（型号是AO3401）。MOS是通过控制栅极和源极之间的电压差（Vgs）来实现导通和截止的。下图是N沟道MOS管。Vgs
万象君_1024
·
2023-11-11 22:58
电路设计
MOS管
场效应管
电路设计
硬件设计
MOS管驱动
电路设计
关于MOS管驱动
电路设计
，本文谈一谈如何让MOS管快速开启和关闭。一般认为MOSFET（MOS管）是电压驱动的，不需要驱动电流。
Risehuxyc
·
2023-11-11 22:53
电子产品认识与测试
单片机
物联网
嵌入式硬件
【硬件】P沟道和N沟道MOS管开关
电路设计
场效应管做的开关电路一般分为两种，一种是N沟道，另一种是P沟道，如果
电路设计
中要应用到高端驱动的话，可以采用PMOS来导通。
米杰的声音
·
2023-11-11 22:51
硬件设计笔记
MOSFET
PLI, DPI, DirectC,TLI
关于PLI的文献只有
Verilog
PLIHandbook这本书。并且
Verilog
PLI是一本相对成熟的技术。
weixin_30471561
·
2023-11-11 09:03
数据结构与算法
c/c++
RISCV学习笔记6.2--vcs和verdi开发蜂鸟e203
参考博客：1、在vcs中编译及运行测试E203例子2、开源RISC-V处理器(蜂鸟E203)学习（一）修改仿真环境（vcs2018+verdi2018）3、VCS常用命令详解上一个教程中，e203使用开源i
verilog
爱发明的小兴
·
2023-11-11 09:02
riscv处理器设计
fpga开发
学习
芯片后仿问题
Star-RC/QRC抽取RC寄生参数文件并读入到Tempus/PT分别做func/mbist/scan时序sign-off，写出SDF3.0用以后仿真，搭建后仿真的验证环境，添加sc/io/macro的
verilog
model
messi_cyc
·
2023-11-11 09:00
嵌入式硬件
Verdi命令行调用选项用法
命令行调用Verdi平台如果没有指定manage.rc资源文件，则库设置从novas.rc资源文件里面load;支持load
verilog
的压缩文件gzipped(*.gz);如果编译的门级设计因为ECO
小东西的东西
·
2023-11-11 09:00
面试
学习路线
阿里巴巴
java
java进阶
后端
【原创】System
Verilog
中传说的DPI
自System
Verilog
3.1a之后，System
Verilog
推出了一个与第三方语言进行交互的强大功能，称之为DPI，DPI的全称就是DirectProgrammingInterface，是System
Verilog
硅芯思见
·
2023-11-11 09:59
SystemVerilog
dpi-c
开发语言
数字音频接口
相比于模拟接口，数字音频接口抗干扰能力更强，硬件设计简单，DAI在音频
电路设计
中得到越来越广泛的应用。图1和图2对比传统的音频信号和数字音频信号链的区别。
weixin_30778805
·
2023-11-11 06:34
智能小车52单片机c语言,基于单片机的循迹避障智能小车设计文档
第3章系统硬件
电路设计
3.1总体设计智能小车采用两个前轮和一个万向轮的方式，在前轮的左右两端各安装一个电机驱动，利用电机驱动芯片L293D来控制两个前轮的左右转向和停止，后轮是一个万向轮，有支撑和转向的作用
汀上飘的云
·
2023-11-11 04:57
智能小车52单片机c语言
射频
电路设计
——传输线理论(Transmission Line Analysis) 【下】
射频
电路设计
(RFCircuitDesign)——传输线理论(TransmissionLineAnalysis)【下】上篇传输线理论(TransmissionLineAnalysis)【上】文章目录射频
电路设计
弱反型人类
·
2023-11-11 00:54
射频电路设计
模拟电子技术
硬件
电学
01、低噪声放大
电路设计
——ATF-54143
内部包含低噪声放大器
电路设计
所需的atf54143模型以及ATC公司电容电感S2P文件-嵌入式文档类资源-CSDN文库https://download.csdn.net/download/weixin_
冬冬甜甜枪
·
2023-11-11 00:24
#
低噪声放大器
射频工程
verilog
D触发器
只有时钟clk：Q由D控制，Q=D，但在clk时钟上升沿才会改变//2022-1-27
verilog
学习//D触发器`timescale1ns/10psmoduledff1(clk,d,q);inputclk
踩坑记录
·
2023-11-10 23:42
verilog
verilog
verilog
3段式状态机
3段式状态机：3段式状态机写法，写出下图状态转换图。1确定输入输出信号，及其类型（是wire还是reg）；2声明内部信号，一般需要定义current_state和next_state；3用3个always语句描述状态机。第一个用来次态和现态的转换，第二个always用于现态在输入情况下转换为次态的组合逻辑；第三个语句用于现态到输出的组合逻辑输出。//3段式状态机写法，写出上图状态转换图。modul
踩坑记录
·
2023-11-10 23:42
verilog
systemverilog
verilog
verilog
7段数码管译码器
sed_dec.v：//2022-1-20
verilog
学习//七段码译码器a-g7根管`timescale1ns/10ps;modulesed_dec(num,a_g);input[3:0]num;output
踩坑记录
·
2023-11-10 23:42
verilog
verilog
嵌入式系统基础 单片机MCU 树莓派 飞控 cpu
嵌入式系统基础单片机MCU树莓派飞控cpustm32TIarduino一些有趣的软硬件设计嵌入式与linuxshell单片机电机控制基于树莓派和Arduino制作的多种移动机器人
电路设计
AltiumDesigner
搬砖成就梦想
·
2023-11-10 23:05
嵌入式开发
物联网
stm32
嵌入式硬件
物联网
中国集成
电路设计
业2023年会演讲预告 | 龙智Perforce专家解析半导体设计中的数字资产管理
2023年11月10-11日（周五-周六），龙智即将亮相于广州举行的中国集成
电路设计
业2023年会（ICCAD2023），呈现集成了Perforce与Atlassian产品的芯片开发解决方案，帮助企业实现数智化转型
龙智DevSecOps解决方案
·
2023-11-10 17:09
人工智能
＜STM32＞ STM32开发工具---Segger RTT调试组件使用
STM32开发工具—SeggerRTT调试组件使用前言：SeggerRTT可代替串口调试输出功能使用，如果因为
电路设计
，及资源运用问题，导致不能提供串口接口的话，使用SeggerRTT作为实际的调试输出接口是非常适合使用的
waterfxw
·
2023-11-10 17:12
STM32CubeMX
STM32
stm32
单片机
arm
STM32串口DMA双缓冲，数据接收与发送，HAL库实现
STM32串口DMA双缓冲1.简介STM32F429系列DMA支持双缓冲模式进行数据传输，相当于数字
电路设计
领域的乒乓操作，但是HAL库并没有实现像单缓冲区一样可以简单使用的函数，有的方法是使用单缓冲的方式
小李干净又卫生
·
2023-11-10 14:06
STM32
stm32
单片机
嵌入式硬件
HDLBits全部解答
文章目录GettingStartedstep_oneZero
Verilog
LanguageBasicsWireWire4NotgateAndgateNorgateXnorgateWiredecl7458VectorsVector0Vector1Vector2VectorgatesGates4Vector3VectorrVector4Vector5ModulesHierarchyModuleModu
小李干净又卫生
·
2023-11-10 14:05
FPGA学习
keil
mdk
stm32
c语言
[激光原理与应用-52]：《激光焊接质量实时监测系统研究》-3-传感器选型和
电路设计
目录3.1传感器的选取3.1.1光电探测基本概念3.1.2可见光传感器3.1.4声音传感器3.2信号调理电路3.2.0可见光电信号前置放大电路3.2.1红外光电信号前置放大电路3.2.2程控自适应增益的光信号放大电路3.2.3光信号滤波电路3.2.4声信号调理电路3.3数据采集卡（不包括数字信号处理和模式识别）3.4光路与机械系统设计3.4.1光采集系统3.4.2传感器的装夹固定3.5系统总体设计
文火冰糖的硅基工坊
·
2023-11-10 14:35
激光原理与应用
激光
检测
焊接
质量
测量
零基础入门Python基础知识全面梳理！从零开始成为编程高手
（带有小数部分的数，小数部分可为0，表示精度不一样）3.复数complex（分为实部real和虚部image，虚部必须以j或者J结尾）4.布尔类型bool（用来表达真/假俩种状态的类型，符合计算机数字
电路设计
python零基础入门小白
·
2023-11-10 14:25
python
开发语言
程序人生
学习
深度学习
经验分享
Verilog
之 assign 连续赋值关键字
文章目录以下是关于
Verilog
中assign语句的注意事项以及对应的代码示例：单向赋值：
Verilog
中的assign语句是用于创建单向赋值。
JNU freshman
·
2023-11-10 13:07
vivado
fpga开发
Verilog
之 wire与reg 类型的变量
文章目录`reg`类型`wire`类型总结默认情况下的input,output变量在
Verilog
中，reg和wire是用来声明变量或信号的关键字，它们有不同的特征和用途。
JNU freshman
·
2023-11-10 13:07
vivado
fpga开发
格雷码与二进制码之间的相互转化
格雷码与二进制码之间的最大不同就是格雷码，每个状态之间的转化，相邻码元之间只有一位码的状态发生改变，相反二进制编码之间，每个状态之间的变化可能会出现多个码元之间的状态变换，因此在
电路设计
的过程中可能会产生
暴龙战士~
·
2023-11-10 13:04
数字电子技术基础知识
社交电子
基于
Verilog
设计的复位
电路设计
1.1简介复位指的是将寄存器中的值全部置成默认值，一般复位包括同步复位和异步复位，复位可以由硬件开关控制，也可以由软件逻辑控制。复位电路复杂是因为复位本身是对大规模的硬件单元进行一种操作，必须要结合底层的设计来考虑问题。相信大家在学习FPGA或者ASIC的时候都有如下的疑问：1、数字逻辑为什么需要复位？2、FPGA板上面没有复位按键怎么办？3、复位只有通过按键复位一个控制方式吗？4、同步复位好还是
暴龙战士~
·
2023-11-10 13:04
fpga开发
「
Verilog
学习笔记」使用子模块实现三输入数的大小比较
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网分析题目要求编写子模块实现两个输入数的大小比较并输出较小值，可以使用if-else语句实现。
正在黑化的KS
·
2023-11-10 13:59
Verilog学习笔记
学习
笔记
Verilog
m基于FPGA的数据串并并串转换系统
verilog
实现,包含testbench,可以配置并行数量
目录1.算法仿真效果2.算法涉及理论知识概要3.
Verilog
核心程序4.完整算法代码文件1.算法仿真效果本系统进行了两个平台的开发，分别是：Vivado2019.2Quartusii18.0+ModelSim-Altera6.6dStarterEdition
我爱C编程
·
2023-11-10 13:29
FPGA通信和信号处理
fpga开发
串并/并串转换
Verilog
之 initial 模块与always 模块的用法与差异
文章目录initial语法和用法特点和注意事项用途always语法和用法特点和注意事项用途二者差异initial在
Verilog
中，initial块是用来在模拟开始时执行一次性初始化操作的一种建模方式。
JNU freshman
·
2023-11-10 13:25
vivado
fpga开发
DC综合脚本 综合实例 smic180工艺库 AES综合 综合脚本解析
本文在linux中使用aes这个
verilog
实例，运行相应DC脚本生成门级网表，使用smic180标准工艺库以及IO库需要AES的DC综合源代码工艺库EDA虚拟机联系企鹅号3270516346首先在linux
chuanyi_wang
·
2023-11-10 07:57
数字集成电路DC综合
linux
运维
服务器
集成学习
DC入门（二）综合脚本
read_
verilog
的功能有4点，如上图。GTECH是generic-tech通用库，无工艺特性，只有逻辑特性。s
Arist9612
·
2023-11-10 06:53
DC
DC
DC 视频教程 第二课
第二课Designandtechnologydata1.载入RTL设计和逻辑库（即
Verilog
文件和db文件）2.载入physicaltechnology和designdata包括milkwayderectories
qq_38453556
·
2023-11-10 06:52
DC
了解模拟
电路设计
(入门级)
模拟电路是
电路设计
中一个重要的部分，它是指用来对模拟信号进行传输，变换，处理，放大，测量和显示等等工作的电路。而模拟信号是指连续变化的电信号（数字信号是离散的电信号）。
山羊硬件Time
·
2023-11-09 23:18
硬件
电子
模拟电路
数字电路
硬件工程师
电子工程师
放大电路
TCP/IP协议栈设计—TCP设计实现小结
TCP/IP协议栈设计—TCP设计实现小结设计目的：在FPGA上采用纯
Verilog
描述的方式，实现可定制裁剪的TCPIP硬件协议栈，并加入超时重传、滑动窗口等优化算法，最终希望实现传输速率能超过200MHz
时间看得见
·
2023-11-09 17:05
TCP/IP
FPGA
Verilog
八分频FPGA设计
八分频FPGA
Verilog
设计顶层模块modulesiv(clk,pwm);inputclk;outputregpwm;reg[2:0]c;always@(posedgeclk)beginc<=c+1
Mr. Qu
·
2023-11-09 11:56
Verilog
FPGA
Verilog
八分频
FPGA学习记录（1）＜使用FPGA实现5分频＞
目录一、电路中的亚稳态以及解决方式1、什么是建立时间与保持时间2、为什么需要建立时间与保持时间3、如何解决亚稳态以及方式亚稳态的传播二、系统最高时钟频率计算&流水线思想1、系统最高频率2、流水线思想三、
Verilog
雨觞醉月
·
2023-11-09 11:54
FPGA学习手册
fpga
上一页
21
22
23
24
25
26
27
28
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他