E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog电路设计
通用奇数分频FPGA设计
奇数分频FPGA设计--完整
Verilog
程序为CSDN资源的clk_div3模块部分核心程序：仿真结果：小结：上述程序思路。
时间看得见
·
2023-11-09 11:22
基于FPGA的基础程序设计
FPGA
Verilog
奇数分频
【FPGA学习】时钟分频
无论是分频还是倍频，我们都有两种方法，一种你是使用pll核，另外一种是手动用
verilog
hdl描述。（适用于整数比的分频），只
jkgkj
·
2023-11-09 11:19
Spartan-6
fpga开发
学习
Verilog
学习第十节（使用ram/rom IP核写入数据并测试）
ram初始配置首先点击侧边栏的IPCatalog并在搜索框中搜索ram，有两种ram形式，块状ram更有利于处于数据量比较大的数据，这里我们选择第二种之后根据需要选择单端口的只读存储器，并设置使能为总使能~设置好端口宽度与深度并加入初始化数据后开始编写代码rom测试代码编写`timescale1ns/1psmoduletbPossRam();regclka;regena;regwea;reg[14
Pluviophile_miao～
·
2023-11-09 09:27
学习
fpga开发
Verilog
学习第二节（设计一个以1s频率闪烁的LED灯）
设计一个以1s频率闪烁的LED灯（亮灭各500ms）思考步骤：fpga开发板上默认的时钟频率是50MHz，就是20ns闪烁一次，若要完成500ms闪烁一次的话就需要进行计数，500ms/20ns=25000000次，需要设置一个计数变量cnt进行记录，其位数应该等于25位，然后需要注意的是从0开始计数到25000000-1次的时候就可以了，不要记到整，因为它还需要进行个归零状态也需要一次时钟计数e
Pluviophile_miao～
·
2023-11-09 09:56
FPGA学习
学习
fpga开发
Verilog
学习第五节（串口发送部分）
小梅哥串口部分学习part1串口通信发送原理串口通信发送的
Verilog
设计与调试串口发送应用之发送数据串口发送应用之采用状态机实现多字节数据发送串口通信发送原理1：串口通信模块设计的目的是用来发送数据的
Pluviophile_miao～
·
2023-11-09 09:56
FPGA学习
学习
fpga开发
Verilog
学习第八节（数码管段码显示）
共阴极数码管：低电平端接的都是0，高电平端哪里设置为1，哪里就亮~共阳极数码管与之相反~视觉暂留：对于三位的共阴极数码管第0.01s：让数码管0的a段亮，其他数码管全灭Sel0为高电平，sel1和sel2为低电平A段为低电平第0.02s：让数码管1的b、c段亮，其他数码管全灭Sel1为高电平，sel0和sel2为低电平B和C段为低电平第0.03s：让数码管2的e段亮，其他数码管全灭Sel2为高电平
Pluviophile_miao～
·
2023-11-09 09:56
FPGA学习
学习
fpga开发
Verilog
学习第九节（DDS原理）
一个完整的周期，被分成了2^32个点，输出32个点，每1ms输出一个点，得到一个完整周期的波形。2^32/32=2^27B:频率控制字Fo=Fclk/(2^N/B)=Fclk*B/2^N根据图像计算得：频率为1000000000/1315200=760根据上面的公式计算得：50MHz*10^16/2^32=762可知计算正确~moduleDDS_Module(inputClk,inputReset
Pluviophile_miao～
·
2023-11-09 09:56
FPGA学习
学习
fpga开发
Verilog
使用vscode
Toolssettingtexteditorvscode文件路径[linenumber]:[filename]（可能会出错，可以去vscode确认打开的文件路径，后经调整后改为vscode文件路径[filename]）安装插件搜索
Verilog
小昊☆
·
2023-11-09 09:37
vscode
ide
编辑器
hdlbits系列
verilog
解答（always块nolatch语句）-36
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述假设您正在构建一个电路来处理来自游戏的PS/2键盘的扫描码。设定接收到的最后两个字节的扫描码，您需要指示是否按下了键盘上的一个箭头键。
zuoph
·
2023-11-09 05:12
verilog语言
fpga开发
hdlbits系列
verilog
解答（always块casez语句）-35
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述为8位输入构建优先级编码器。给定一个8位向量，输出应报告向量中的第一个（最低有效）位，即1。如果输入向量没有高位，则报告零。
zuoph
·
2023-11-09 05:42
verilog语言
fpga开发
hdlbits系列
verilog
解答（always块条件语句）-37
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述
Verilog
有一个三元条件运算符（？：）很像C语言：(condition?
zuoph
·
2023-11-09 05:33
verilog语言
fpga开发
基于单片机的篮球计分器系统设计(#0455)
电路设计
采用AltiumDesigner作为
电路设计
工具。AltiumDesigner通过把
电子开发圈
·
2023-11-09 03:02
MCU51系统设计
单片机
嵌入式硬件
【实验报告】LFM信号产生与频谱分析（记录一次实验：《电类综合实验》）
其次使用
Verilog
HDL进行模块的设计。再次利用Modelsim软件与Q
lu-ming.xyz
·
2023-11-08 20:48
其他学习记录
fpga
(2)
电路设计
-电容(Capacitor)
微信扫一扫关注该公众号=================================================================生产厂商通用碳膜贴片电阻器国巨YAGEO、厚声电阻royalohm、威世VISHAYMLCC电容MURATA（村田）、TDK、TAIYOYUDEN（太阳诱电）、PANASONIC、SANSUNG钽电容:AVX导电聚合物固态电解电容：MURATA（村
微机原子
·
2023-11-08 08:16
电路设计
pcb工艺
矩阵键盘简易计算机设计报告,矩阵键盘设计实验报告.doc
南京林业大学实验报告基于AT89C51单片机4x4矩阵键盘接口
电路设计
课程机电一体化设计基础院系机械电子工程学院班级学号姓名指导老师杨雨图201南京林业大学实验报告第PAGE15页一、实验目的掌握键盘接口的基本特点
消费者报道
·
2023-11-08 07:51
矩阵键盘简易计算机设计报告
电路设计
中的 “热地” 和 “冷地”
一次跳闸事故引起的对“热地”的认识......by矜辰所致前言最近做了一个简单的小设备，从某宝采购的便宜的成品带外壳，自己改造一下换成带无线通讯的产品，使用过程中忽略了阻容降压只有“热地”的问题，整得跳闸了好几次==！跳闸的原因就得先了解电路中的不同的地了，所以本文我们就来讲讲电路中的“热地”和“冷地”。我是矜辰所致，全网同名，尽量用心写好每一系列文章，不浮夸，不将就，认真对待学知识的我们，矜辰所
矜辰所致
·
2023-11-08 05:34
硬件设计基础
热地
电路设计
阻容降压
隔离
【
Verilog
数字系统设计——方式可控的移位寄存器】
Verilog
数字系统设计——方式可控的移位寄存器题目编程实现方式可控的移位寄存器，移位方式共有四种：a、自循环左移；b、带进位位循环左移；c、自循环右移；d、带借位位的循环右移。寄存器异步复位。
+1 ^_^
·
2023-11-08 02:23
fpga开发
杭电数字电路课程设计——移位寄存器
（2）掌握灵活运用
Verilog
HDL语言进行各种描述与建模的技巧和方法。
Jackson_陈
·
2023-11-08 02:22
杭电
数组电路课程设计
fpga开发
单片机
嵌入式硬件
Verilog
学习笔记——时序逻辑（shift register移位寄存器）
1.4位移位寄存器4-bitshiftregistermoduletop_module(inputclk,inputareset,//asyncactive-highresettozeroinputload,inputena,input[3:0]data,outputreg[3:0]q);always@(posedgeclkorposedgeareset)beginif(areset)qmodul
weixin_43911447
·
2023-11-08 02:22
学习
笔记
fpga开发
Verilog
——74HC194多功能双向移位寄存器
Verilog
——74HC194多功能双向移位寄存器设计思路代码实现设计模块测试模块仿真结果设计思路根据74HC194的功能表进行行为级建模，如下图：代码实现设计模块//filename:74HC194
是岳岳呀
·
2023-11-08 02:20
Verilog
移位寄存器（左移、右移、双向）的
Verilog
实现
移位寄存器（左移、右移、双向）的
Verilog
实现移位寄存器的功能和电路形式较多，按移位方向分有左移、右移、和双向移位寄存器；按接收数据方式分为串行输入和并行输入；按输出方向分为串行输出和并行输出。
ECC&SM9
·
2023-11-08 02:19
verilog
verilog
数字系统设计——串入并出移位寄存器
一、串入并出移位寄存器1.1、概念串入并出移位寄存器：串行数据，经过几个时钟周期，在移位寄存器中，最终输出并行的数据。2.1、串入并出设计图端口解释：a)i_clk:串口时钟b)i_rest:模块复位信号c)i_data:串口输入端d)i_ena:片选信号e)i_full:模块输入缓冲器已满（提醒发送端停止发送）f)o_ready:模块输出缓冲器已准备好数据（提醒并行接收端可以接收数据了）g)o_
masterHu_
·
2023-11-08 02:48
fpga开发
单片机
嵌入式硬件
verilog
串并转换（串入并出、并入串出、移位寄存器法和计数器法|
verilog
代码|Testbench|仿真结果）
串并转换一、前言二、串行输入并行输出转换2.1移位寄存器实现串行输入并行输出2.11移位寄存器实现串行输入并行输出2.12
verilog
代码2.13Testbench2.14仿真结果2.2计数器实现串行输入并行输出
Loudrs
·
2023-11-08 02:16
数字IC经典电路设计
fpga开发
单片机
嵌入式硬件
HDLBits(九)学习笔记——
verilog
实现移位寄存器、More Circuits（三输入查找表）
文章目录一、知识储备1、采用位拼接技术实现移位寄存器1.1左移1.2右移二、HDLBits题目练习Shift4四位移位寄存器Rotate100Shift18Lfsr53位LSFRLfsr32shiftregistern位移位寄存器3-inputLUTRule90Rule100一、知识储备1、采用位拼接技术实现移位寄存器1.1左移舍去高位，让输入补低位。（波形中out是16位表示的）modulein
Fighting_FPGA
·
2023-11-08 02:15
HDL
Bits
学习
fpga开发
verilog
——移位寄存器
在
Verilog
中，你可以使用移位寄存器来实现数据的移位操作。移位寄存器是一种常用的数字电路，用于将数据向左或向右移动一个或多个位置。这在数字信号处理、通信系统和其他应用中非常有用。
猫一样的女子245
·
2023-11-08 02:45
fpga开发
电路布线问题动态规划详解（做题思路）
根据
电路设计
，要求用导线(i,π(i))将上端接线柱与下端接线柱相连，如图所示。其中π(i)是{1,2,…,n}的一个排列。导线(i,π(i))称为该电路板上的第i条连线。对于任何1≤iπ(j)。
姜姜爱学习
·
2023-11-08 01:31
算法
动态规划
算法
关于小白如何学FPGA这件事
关于小白如何学FPGA这件事注意点：如果输入信号在最终没有输出，
verilog
是不会各这个信号分配资源的。
奈奎斯特不稳定
·
2023-11-08 00:26
FPGA
MATLAB音乐十二平均律频谱分析与STM32电子琴（含源码）
MATLAB音乐十二平均律频谱分析与STM32电子琴（含源码）1.前言2.前置知识3.单音频谱分析4.基于STM32电子琴设计4.1利用STM32内部定时器产生PWM输出信号4.2占空比4.3频率4.4
电路设计
健康#
·
2023-11-08 00:54
笔记
嵌入式
matlab
stm32
Verilog
例化时传递参数，例化格式
例化时传递参数，例化格式在例化模块时可以改变模块中parameter的值。例如：modulemoduleadder_16(inputa,inputb,outputsum);parametertime_delay=0;parametertime_count=0;/*codehere*/endmodule例化它：adder_16#(4,9)ADD0(.a(in1),.b(in2),.sum(out1)
Glingli
·
2023-11-07 23:00
fpga开发
基于51单片机的停车场管理系统仿真
电路设计
**单片机设计介绍，基于51单片机的停车场管理系统仿真
电路设计
文章目录一概要二、功能设计设计思路三、软件设计原理图五、程序六、文章目录一概要 停车场管理系统仿真
电路设计
介绍停车场管理系统主要用于自动化管理和控制停车场
01单片机设计
·
2023-11-07 19:33
单片机
51单片机
嵌入式硬件
单片机
DVT |自动重构
一个典型的设计和验证环境使用丰富的语言组合，包括System
Verilog
、
路科验证
·
2023-11-07 18:20
SV语言与UVM应用
路科验证
验证论文解读
IC验证
DVT
SI,PI,EMC/EMI和RF-
电路设计
名词讲解
在高速PCB设计和硬件面试中，经常能听到这几个词，那么他们具体是什么意思呢？SI指SignalIntegrity即信号完整性。PI指PowerIntegrity即电源完整性。EMC指ElectromagneticCompatibility即电磁兼容。EMI指Electromagneticinterference即电磁干扰RF指RadioFrequency即射频。信号完整性信号完整性是指在高速电路设
Z小旋
·
2023-11-07 15:21
【硬件电路设计】
SI
PI
EMC
信号完整性
电源完整性
Verilog
函数及语法（日常更新）
一、F1、fwrite：file=$fopen("./test.txt",'w');$fwrite(file,"%04x",in);解释：使用fwrite首先要有一个文件句柄，%04x的意思是四个16进制数，然后如果不足4个，则在前面补0。2、readmemb()这个函数读入数据需要输入数据的完整路径，不能输入相对路径，不然可能无法正确度入数据。
youzjuer
·
2023-11-07 04:26
FPGA
fpga
【
Verilog
语法006】$fwrite文件操作
integerhandle;always@(posedgeclk)beginif(rst)beginhandle=$fopen("data.txt");$fdisplay(handle,"%h",16'h2);$fclose(handle);endelseif()beginhandle=$fopen("data.txt","a+");$fdisplay(handle,"%h",16'h2);$fc
qq_1615549892
·
2023-11-07 04:56
verilog
hdmi彩条显示与滚动实验(
verilog
)
hdmi接口高清晰度多媒体接口(英文:HighDefinitionMultimediaInterface，HDMI)是一种数字化视频/音频接口技术，是适合影像传输的专用型数字化接口，可同时传送音频和影像信号，最高数据传输速度为2.25GB/s，无需在信号传送前进行数/模或者模/数转换。HDMI向下兼容DVI，但是DVI（数字视频接口）只能用来传输视频，而不能同时传输音频，这是两者最主要的差别。此外
意大利的E
·
2023-11-07 03:29
fpga学习
fpga开发
verilog
全加器和四位加法器
1.基于原理图设计半加器以及全加器以及四位加法器半加器：保存为half_addr.bsf之后，可以在该项目中添加半加器全加器：通过RTL-Viewer查看半加器和全加器添加全加器到项目在process里面先后执行startfitter和starttimeanalyzer生成testbench模板修改testbench文件：//Copyright(C)2018IntelCorporation.All
意大利的E
·
2023-11-07 03:29
fpga开发
矩阵键盘简易计算机设计报告,矩阵键盘设计实验报告
1、南京林业大学实验报告基于AT89C51单片机4x4矩阵键盘接口
电路设计
课程机电一体化设计基础院系机械电子工程学院班级学号姓名指导老师杨雨图2013年9月26日一、实验目的1、掌握键盘接口的基本特点，
weixin_39569753
·
2023-11-07 01:52
矩阵键盘简易计算机设计报告
verilog
每日一练- 移位寄存器
moduleshift_1x64(clk,shift,sr_in,sr_out,);inputclk,shift;inputsr_in;outputsr_out;reg[63:0]sr;always@(posedgeclk)beginif(shift==1'b1)beginsr[63:1]<=sr[62:0];sr[0]<=sr_in;endendassignsr_out=sr[63];endmo
初夏的雪花
·
2023-11-06 16:21
SoC
嵌入式
soc
芯片
「
Verilog
学习笔记」移位运算与乘法
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网分析1、在硬件中进行乘除法运算是比较消耗资源的一种方法，想要在不影响延迟并尽量减少资源消耗，必须从硬件的特点上进行设计
正在黑化的KS
·
2023-11-06 11:01
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」位拆分与运算
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网1、寄存器的位是可以分开单独运算的，并不是一个输入就一定是一个数据，在很多情况下，一个输入既包括数据又包括地址等其他有效信息
正在黑化的KS
·
2023-11-06 11:59
Verilog学习笔记
Verilog
Arduino NANO无法下载问题汇总及解决办法
经常使用NANO的朋友都有这样的困扰，由于BOOTloader和国内
电路设计
的问题，导致其下载过程经常出问题，例如，找不到端口，不同步，不响应等，导致我经常准备一块UNO随时准备刷BOOTloader，
宇称不守恒4.0
·
2023-11-06 07:22
嵌入式系统
单片机
嵌入式硬件
chisel多时钟域设计（注释）
在
Verilog
里，多时钟域的设计很简单，只需声明多个时钟端口，然后不同的always语句块根据需要选择不同的时钟作为敏感变量即可。
耐心的小黑
·
2023-11-06 00:22
#
chisel学习笔记
chisel
多时钟域
数字电路
RISCV核设计与Chisel语言入门资料
RISCVSOC设计与Chisel语言入门资料关于项目的一点说明Rocket核与Chisel语言关于项目的一点说明今年三月，我和舍友一起参加了第四届全国集成
电路设计
大赛，选择了RISCV挑战杯的子赛题二网址
乘螺舟而至
·
2023-11-06 00:21
RISCV
scala
【计算机组成与设计】Chisel取指和指令译码设计
本次试验分为三个部分：目录设计译码
电路设计
寄存器文件实现一个32个字的指令存储器设计译码电路输入位32bit的一个机器字，按照课本MIPS指令格式，完成add、sub、lw、sw指令译码，其他指令一律译码成
Ye-Maolin
·
2023-11-06 00:14
计算机系统3
c#
开发语言
心电信号检测
电路设计
与制作
电信号检测
电路设计
与制作摘要：本文通过三导联采集人体的心电信号，依次通过前置放大、高通滤波、50HZ陷波、主放大和低通滤波电路，得到可以在示波器上较清楚显示的心电图。
weixin_30815427
·
2023-11-05 21:53
LCD屏硬件调光的几种方式
二LED
电路设计
在聊背光IC前，首先要对LCD屏的电压电流所了解，只有这样，才能更好的对背光IC的选型以及外围设计有所帮助。上图为简单的LCD屏LED电路图。
硬件一小白
·
2023-11-05 18:56
嵌入式硬件
gvim 模板（ab命令快速生成常用
Verilog
模板）
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、模板制作方法二、使用步骤总结前言gvim在编写
Verilog
代码时通过预先设定的模板可以快速生成特定代码模块，提高代码编写效率
Bright在努力
·
2023-11-05 13:11
GVim使用技巧
fpga开发
linux
vim
「
Verilog
学习笔记」四选一多路器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网分析通过波形示意图我们可以发现，当sel为0，1，2时，输出mux_out分别为d3，d2，d1，那么sel=
正在黑化的KS
·
2023-11-05 10:44
Verilog学习笔记
Verilog
quartusii 使用ModelSim do文件实现仿真（
Verilog
）
QuartusII从9.1之后的版本都已经取消了内部自带的仿真器，都需要借助第三方仿真软件比如Modelsim才能实现仿真。一般在进行代码编写的时候，如果结合功能仿真，可以很快的验证代码实现的逻辑是否满足要求。所以熟练使用Modelsim也是逻辑工程师必须掌握的一个技能。由于Modelsim可以支持命令行的方式，通过创建do文件，可以集成多个可执行的命令。那么对于前期一边编写代码，一边进行功能仿真
weixin_34409703
·
2023-11-05 03:46
ModelSim 仿真流程 实践总结
1建立库并映射在modelsim中，任何使用VHDL、
Verilog
msgoc
·
2023-11-05 03:45
FPGA/CPLD
上一页
22
23
24
25
26
27
28
29
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他