Vivado编程技术

vivado中的Video timing controller IP核参数计算方法

一、参数的计算直入正题，已知某一1024*600的LCD屏幕，屏幕参数大致如下：如何设置IP核配置界面的参数呢？细调参数几乎用不到，我们主要说一下水平设置和垂直设置的8个参数如何配置。取LCD屏幕的典型值作为参考值，配置VTCIP的8个参数。水平设置部分：active_size=1024，直接输入即可Frame_size=1344，直接输入即可Syncstart=active_size+Front
希言自然也·2023-07-17 16:17

FPGA编程，verilog实现简易电梯控制系统，某大学数电实验课设

开发环境：Vivado2020.1使用编程语言：Verilog开发板芯片：xc7a35tftg256-1（具体开发板型号未知，不同版本的开发板可能某些元件的引脚电平会不同，可能需要根据自己手上的开发板版本做一些修改
啥都想学啥都学不好·2023-07-17 16:07

FPGA实现简易电梯控制系统设计

这是某高校数字电路实验II课设，已实现2022年秋季学期所有功能软硬件配置系统：win10软件：Vivado2018.3开发板芯片：xc7a35tftg256-2设计要求1、实现2层楼的简易电梯控制系统
lue_app·2023-07-17 16:56

FPGA学习-vivado软件的使用

FPGA学习-vivado软件的使用1.杂谈2.vivado新建工程1.杂谈又被封了7天。
丸子的蓝口袋·2023-07-17 10:08

基于Java+Swing实现表白墙的效果

Java+Swing+mysql员工工资管理系统一、系统介绍二、功能展示1.效果展示三、系统实现1.salary.java四、其它系统五、获取源码一、系统介绍使用java+swing桌面编程技术实现的一个表白墙的效果二
五星资源·2023-07-17 09:19

Vivado使用误区与进阶系列（七）用Tcl定制Vivado设计实现流程

以下两图分别表示ISE和Vivado的基本设计流程：ISE中设计实现的每一步都是相对独立的过程，数据模型各不相同，用户需要维护不同的输入文件，例如
FPGA技术联盟·2023-07-16 22:05

Vivado 使用过程中遇到的问题记录

HLS类IP核综合失败此IP是HLS类IP核，具体错误如下Error:[Synth8-439]modulexxxnotfoundParameterC_S_AXI_CTRL_ADDR_WIDTHboundto:32’sb00000000000000000000000000001000ParameterC_S_AXI_CTRL_DATA_WIDTHboundto:32’sb00000000000000
爱学习的诸葛铁锤·2023-07-16 15:37

一个小小指针，竟把Linux内核攻陷了！

作者丨轩辕之风O来源丨编程技术宇宙（ID：xuanyuancoding）怎样攻进操作系统内核？这是一个很有意思也很硬核的问题。
暗涧幽火·2023-07-16 11:31

使用Quartus将用户模块封装成网表文件：Quartus17.0及之前版本.qxp文件、Quartus17.1及之后版本.qdb文件（上）

前面一篇文章介绍了XilinxFPGA平台下如何封装用户的源代码，形成网表文件的操作教程，具体见：使用Vivado将包含XilinxIP的用户模块封装成网表文件（也适用不包含XilinxIP的用户模块）
AI浪潮下FPGA从业者·2023-07-16 09:51

ZYNQ PL 添加IP 串口UART AXI UART16550

目录开发环境、硬件FPGA部分SDK部分PL串口相关寄存器源代码下载开发环境、硬件vivado2018.3正点原子领航者v2开发板7020使用管脚：COM2对应PL的K14M15FPGA部分openblockdesign
韬_17·2023-07-15 23:50

Java 中的反射是什么？如何使用它？

在Java编程中，反射是一种高级的编程技术，可以在运行时动态地获取和操作类的信息。反射使得程序可以在运行时对类进行检查和操作，而不需要在编译时知道类的完整信息。
硬件人某某某·2023-07-15 23:41

32位MIPS单周期CPU设计

参考实验书目：《数字设计和计算机体系结构》机械工业出版社，7章实验平台：vivado语言：systemverilog一、实验信息略...咱的专业课实验报告二、实验内容（一）设计原理及实验方案总体设计思路
adriaW·2023-07-15 21:33

【FPGA】Verilog：时序电路 | 触发器电路 | 上升沿触发 | 同步置位 | 异步置位

前言：本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载示例：触发器电路功能特性：采用XilinxArtix-7XC7A35T芯片配置方式：USB-JTAG/SPIFlash
流继承·2023-07-15 21:33

【单周期CPU】LoongArch | 立即数扩展模块Ext | 32位算术逻辑运算单元（ALU）

前言：本章内容主要是演示在vivado下利用Verilog语言进行单周期简易CPU的设计。一步一步自己实现模型机的设计。本章先介绍单周期简易CPU中基本组合逻辑部件的设计。
流继承·2023-07-15 21:33

【单周期CPU】LoongArch | 32位寄存器DR | 32位的程序计数器PC | 通用寄存器堆Registers | 32位RAM存储器

前言：本章内容主要是演示在vivado下利用Verilog语言进行单周期简易CPU的设计。一步一步自己实现模型机的设计。本章先介绍单周期简易CPU中基本时序逻辑部件设计。
流继承·2023-07-15 21:33

【单周期CPU】LoongArch | LA32R | 二选一控制器MUX | 数据通路

前言：本章内容主要是演示在vivado下利用Verilog语言进行单周期简易CPU的设计。一步一步自己实现模型机的设计。本章先介绍单周期简易CPU中数据通路的设计。
流继承·2023-07-15 21:58

No Elf file associated with target - Vivado 2016.4 如何解决

1.在使用vivado2016.4和SDK2016.4遇到这样的问题：调试如果选择GDB遇到这样的问题：errorwhilerunningps7initmethod.NoElffileassociatedwithtarget
三、缺·2023-07-15 16:13

基于zedboard（zynq7020）使用命令行（sysfs ）读取、控制AXI_GPIO开关、led和PS MIO

比如vivado设计用的axi-gpio地址时412000，经过空间导出到用户空间之后，gpioch
RyanLee90·2023-07-15 16:10

FPGA系列：ZCU102开发板上的第一个工程（MIG控制器）

XILINX官网：Xilinx-灵活应变.万物智能.FPGA上电后IO的默认状态|电子创新网赛灵思社区Vivado之时序约束XDC-kevinc-电子技术应用-AET-中国科技核心期刊-最丰富的电子设计资源平台一
哈德维尔·2023-07-15 11:40

DDR3 控制器 MIG IP 详解完整版 （AXI4&VIVADO&Verilog）

文章目录前言一、DDR控制器IP创建流程1、搜索查找DDR控制器IP。2、MIGIP的配置。二、DDR控制器AXI接口协议简介1.IP例化模板2.IP例化接口（1）写地址通道信号（2）写数据通道信号（3）写响应通道信号（4）读地址通道信号（5）读数据通道信号三.DDR控制器ExampleDesign生成四.DDR控制器ExampleDesign仿真五.DDR控制器ExampleDesign上板测试
C.V-Pupil·2023-07-15 11:38

modelsim安装使用

modelsim安装使用前言一、Modelsim下载版本10.4安装步骤：版本10.6c安装步骤：二、Vivado关联前言使用Vivado关联modelsim仿真使用提示：以下是本篇文章正文内容，下面案例可供参考一
C.V-Pupil·2023-07-15 11:37

FPGA 驱动数码管动态显示（Verilog&Vivado）

FPGA驱动数码管动态显示前言一、数码管驱动原理二、设计思路三、实现代码四、hex8_tb文件五、上板测试1.74HC595时序图2.HC595_Driver设计3.HC595_Driver_tb文件4.上板代码展示前言本章将实现FPGA驱动数码管动态显示并提取出实现的电路结构，从电路结构入手编写代码，仿真对设计进行验证。最终板级调试时使用VirtualInput/Output（VIO，虚拟输入/
C.V-Pupil·2023-07-15 11:37

vivado仿真ddr3 ip核

文章目录一、创建配置ddr3ip核二、配置仿真文件1.创建完成ddr3ip核后，添加仿真模型及testbench文件2.添加头文件（ddr3_model_parameters.vh）及仿真模块文件（ddr3_model.sv）3.仿真结果一、创建配置ddr3ip核ddr3ip核生成及配置二、配置仿真文件1.创建完成ddr3ip核后，添加仿真模型及testbench文件初始是的仿真环境2.添加头文件
S管乐·2023-07-15 11:07

【原创】Xilinx_7Series_MIG控制器驱动DDR3

一、项目说明：平台：XC7K325T板卡DDR3：两片MT41J256M16TW-107，共1GB，数据总线32bit环境：Vivado2019.2IP：MemoryInterfaceGenerator
锤王马加爵·2023-07-15 11:06

vivado DDR配置讲解

一、工程创建注意一定要选verilog语言，后续才能配置mig二、打开mig配置界面1.如果创建了工程，但是没有创建MIGIP核图12.如果是已经配置好了MIGIP核，想要修改其设置。双击图中所示图2三、配置步骤说明：官方的教程可以点击配置界面左下方的userguide,去其网站上下载官方的英文说明文档**1.确认一下器件**图32.是否设置axi4接口配置（1）纯FPGA的芯片（A系列（如正点原
qq_41869515·2023-07-15 11:06

DDR3 控制器 MIG IP 详解完整版 （native&VIVADO&Verilog）

提示：以下是本篇文章正文内容，下面案例可供参考一、MIGIP核的配置首先在Vivado环境里新建一个工程，取名为ddr3_rw_top。再点击ProjectMan
C.V-Pupil·2023-07-15 11:32

LC1246删除回文子数组：两种解法：记忆化搜索 & 区间DP，子序列(1332) != 子串 (1246)

前言大家好，我是新人博主：「个人主页」主要分享程序员生活、编程技术、**以及每日的LeetCode刷题记录，欢迎大家关注我，一起学习交流，谢谢！
Chthollists·2023-07-15 07:54

FPGA纯verilog实现10G UDP协议栈，XGMII接口UltraScale GTY驱动，提供工程源码和技术支持

前言2、我这里已有的UDP方案3、该UDP协议栈性能4、详细设计方案SFPSGMII收发接口模块AXISFIFOUDP协议栈UltraScaleFPGAsTransceiversWizardGTY5、vivado
9527华安·2023-07-15 05:32

FPGA XDMA 中断模式实现 PCIE X8 AD7606采集 提供2套工程源码和QT上位机源码

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案AD7606数据采集和缓存XDMA简介XDMA中断模式QT上位机及其源码5、vivado工程1--BRAM缓存6、vivado工程
9527华安·2023-07-15 05:02

FPGA纯verilog实现UDP协议栈，GMII接口驱动88E1111，提供工程源码和技术支持

目录1、前言2、我这里已有的UDP方案3、该UDP协议栈性能4、详细设计方案网络PHYGMIIAXIS接口模块AXISFIFOUDP协议栈5、vivado工程详解6、上板调试验证并演示准备工作查看ARPUDP
9527华安·2023-07-15 05:02

FPGA XDMA 中断模式实现 PCIE X8 测速试验 提供工程源码和QT上位机源码

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案XDMA简介XDMA中断模式QT上位机及其源码5、vivado工程详解6、上板调试验证7、福利：工程代码的获取1、前言PCIE（
9527华安·2023-07-15 05:01

FPGA基于XDMA实现PCIE X8视频采集HDMI输出 提供工程源码和QT上位机程序和技术支持

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案5、vivado工程详解6、驱动安装7、QT上位机软件8、上板调试验证9、福利：工程代码的获取1、前言PCIE（PCIExpress
9527华安·2023-07-15 05:31

基于XDMA 中断模式的 PCIE 上位机与FPGA数据交互架构 提供工程源码和QT上位机源码

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案图像产生、发送、缓存数据处理XDMA简介XDMA中断模式图像读取、输出、显示QT上位机及其源码5、vivado工程详解6、上板调试验证
9527华安·2023-07-15 05:24

自学Java开发的学习建议章

Java编程技术具有卓越的通用性、高效性、平台移植性和安全性，广泛应用于个人PC、数据中心、游戏控制台、科学超级计算机、移动电话和互联网，同时拥有全球最大的开发者专业社群。
动力节点Java学院·2023-07-14 20:10

FPGA概要

可编程技术闪存，反熔丝，静态存储器技术FPGA逻辑实现IO—逻辑块—IO输出基于乘积项的逻辑实现AND阵列—OR阵列基于查找表的逻辑实现先依据查找表的输入数对真值表进行转换，就可以将函数值直接写入配置。
小天才dhsb·2023-07-14 12:13

FPGA纯verilog实现UDP协议栈，sgmii接口SFP光口收发，提供工程源码和技术支持

目录1、前言2、我这里已有的UDP方案3、该UDP协议栈性能4、详细设计方案SFPGMIIAXIS接口模块AXISFIFOUDP协议栈1G/2.5GEthernetPCS/PMAorSGMII5、vivado
9527华安·2023-07-14 12:40

vivado 添加 pynq-z2板

以vivado2019.02版本为例1下载地址https://www.tulembedded.com/FPGA/ProductsPYNQ-Z2.html2.点击下载3.解压添加注：如果没有board_files
頔枫·2023-07-14 12:36

【国产复旦微FMQL45教程】-Procise应用流程

本教程采用FMQL7045FPGA开发板来完成整个试验，板卡照片如下：具有丰富的接口资源，系统框图如下：本教程用于完成基于Vivado的FMQL45的LED实验，目标是能够将这款开发板PL端先跑起来。
FPGA技术联盟·2023-07-14 07:45

java 目录结构图_JDK的目录结构及结构图

Java虚拟机，运行时的类包和Java应用启动器，但不包含开发环境中的开发工具-demo:含有源代码的程序示例-include:包含C语言头文件,支持Java本地接口与Java虚拟机调试程序接口的本地编程技术开发文件和目录本节对开发
weixin_39685578·2023-07-14 05:45

java面向对象之java继承

文章目录一、java继承总结一、java继承继承的概念继承是java面向对象编程技术的一块基石，因为它允许创建分等级层次的类。
SPIRT00·2023-07-14 05:08

程序员兼职社区招募

我们的社区是一个关于编程技术分享和交流的平台，目前已经有一些活跃的成员，但我们仍然需要更多的志同道合的人加入。
ㄣ知冷煖★·2023-07-14 05:26

熊猫代阅脚本-沉睡者IT技术分享

熊猫代阅脚本-我的编程技术之路熊猫阅读app是一款酷炫的阅读应用带来了多样化的阅读模式，熊猫阅读app专注网络小说阅读，更新快，让大家获得最好的小说阅读体验，有需要的快来下载。
沉睡者IT·2023-07-14 03:58

【赠书活动】同构：编程中的数学

写在前面近年来随着人工智能、大规模分布式计算、多核CPU和异构计算等的发展，计算机中的各种编程技术在编程语言、软件架构、编译器、硬件体系结构、集成电路设计等方面都有着剧烈的变化。
小尘要自信·2023-07-13 16:55

基于Java+Swing实现表白墙的效果

Java+Swing+mysql员工工资管理系统一、系统介绍二、功能展示1.效果展示三、系统实现1.salary.java四、其它系统五、获取源码一、系统介绍使用java+swing桌面编程技术实现的一个表白墙的效果二
小码叔·2023-07-13 15:49

全栈教程：Spring Boot 和 Vue.js 入门

遗憾的是，它实际上不会为你提供咖啡，但它将演示大量有用的编程技术。该应用程序将有一个Vue.js客户端和一个SpringBoot资源服务器。
·2023-07-13 15:43

FPGA时序约束--实战篇（读懂Vivado时序报告）

目录一、新建工程二、时序报告分析1、打开时序报告界面2、时序报告界面介绍3、时序路径分析三、总结FPGA开发过程中，vivado和quartus等开发软件都会提供时序报告，以方便开发者判断自己的工程时序是否满足时序要求
FPGA狂飙·2023-06-24 06:03

Vivado使用技巧之外部编辑器配置

目录一、前言二、编辑器配置2.1环境变量添加2.2环境变量验证2.3Vivado设置2.4配置验证2.5解决Vivado配置失败问题一、前言Vivado自带的默认编辑器功能受限，不如第三方编辑器Eclipse
知识充实人生·2023-06-24 06:14

python期末习题整理

文章目录Python编程技术作业-1判断单选填空编程题7-1人生苦短，我学python7-2输出python之禅7-3jmu-python-汇率兑换7-4jmu-python-求圆面积Python编程技术作业
JDBC咯·2023-06-24 03:02

FPGA_学习_10_IP核_PLL

1PLLIP核配置步骤(Vivado赛灵思)我看的教程里面，那个兄弟是选的下面这个。看来还是比较注重开发效率。
江湖上都叫我秋博·2023-06-24 00:03

【FPGA】Verilog：时序电路设计 | 自循环移位寄存器 | 环形计数 | 扭环计数 | 约翰逊计数器

前言：本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载示例：计数器功能特性：采用XilinxArtix-7XC7A35T芯片配置方式：USB-JTAG/SPIFlash
流继承·2023-06-23 18:34
上一页 28 29 30 31 32 33 34 35 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他