Vivado编程技术

Django ORM详解：最全面的数据库处理指南

ORM是一种编程技术，用于在面向对象的软
Rocky006·2023-08-06 18:37

AOP 基础知识

AOP（AspectOrientedProgramming）是为了解决某些场景下代码重复问题的一种编程技术，允许程序模块化横向切割关注点或横向切割典型的责任划分。
天狼1222·2023-08-06 15:39

FPGA----ZCU106与RTDs的udp数据收发实验

（RTDs的收发数据是有GUI界面的，配置一下即可，需要我们完成的就是SDK的网络协议代码编写）4、实验软硬件：Vivado20
发光的沙子·2023-08-06 13:14

C++术语

RAIIRAII（资源获取即初始化）是一种C++编程技术，用于管理资源的获取和释放。
Jcrry·2023-08-06 07:23

pynq-1 viaodo配置和启动uboot

Pynq-Z1u-boot移植笔记Author：（2022.10.21）创建vivado，生成bistream，因为前期不清楚芯片pynq-z1如何配置时钟和ddr部分，可以网上下载boardfile，
kissskill·2023-08-05 21:28

FPGA实现NIC 10G UDP协议栈网卡，纯verilog代码编写，提供工程源码和技术支持

详细设计方案接口概述PCIeHIPDMAIFAXI总线接口时钟同步处理TXQ和RXQ队列TXCQ和RXCQ队列完成EQMAC+PHY流水线队列管理发送调度程序端口和接口数据路径以及发送和接收引擎分段内存接口5、vivado
9527华安·2023-08-05 13:03

FPGA实现NIC 100G UDP协议栈网卡，UltraScale+ 100G Ethernet Subsystem驱动，提供工程源码和技术支持

TXQ和RXQ队列TXCQ和RXCQ队列完成EQMAC+PHYUltraScale+100GEthernetSubsystem流水线队列管理发送调度程序端口和接口数据路径以及发送和接收引擎分段内存接口5、vivado
9527华安·2023-08-05 13:03

FPGA实现NIC 25G UDP协议栈网卡，纯verilog代码编写，提供工程源码和技术支持

详细设计方案接口概述PCIeHIPDMAIFAXI总线接口时钟同步处理TXQ和RXQ队列TXCQ和RXCQ队列完成EQMAC+PHY流水线队列管理发送调度程序端口和接口数据路径以及发送和接收引擎分段内存接口5、vivado
9527华安·2023-08-05 13:33

FPGA纯verilog实现Gzip数据压缩deflate算法，提供工程源码和技术支持

、前言2、我这儿已有的FPGA压缩算法方案3、FPGAGzip数据压缩功能和性能4、FPGAGzip数据压缩设计方案输入输出接口描述数据处理流程LZ77压缩器哈夫曼编码输出缓存数据输出说明特殊说明5、vivado
9527华安·2023-08-05 13:02

tcl学习之路（一）（Vivado与Tcl）

学习第一步：安装tcl编译软件  点击这里进入activestate的官网，下载你喜欢的操作系统所需的安装包。这里我下载的是windows下的安装包。一步一步安装即可。  那么，安装后，我们可以在开始的菜单栏处看到三个应用程序。            其中，wish(windowingshell)比tclsh多了TK的命令。tkcon同样可以运行TK的命令，而且可以将你写过的tcl命令保存为文件。
邶风，·2023-08-05 13:13

tcl学习之路（二）（vivado设计流程管理）

1.在project下的工程创建#generate.tcl脚本中的目录可以自行更改setdevicexc7z045setpackagefbg676setspeed-1setpart$device$package$speedsetprjNamexxxxxsetprjDir./$prjNamesetsrcDir./Sourcecreate_project$prjName$prjDir-part$par
邶风，·2023-08-05 13:13

tcl学习之路（三）(vivado设计资源管理)

它们包含了Vivado的设计资源，这些资源包括：HDL代码、网表文件、IP文件、BD文件（基于IP集成器，可以理解为CPU内核的IP核）、约束文件、辅助文件等。
邶风，·2023-08-05 13:40

零基础转行学习Python，没有这些干货怎么可以？

现在我来给你几个干货的建议：学习网站的介绍（不是打广告，亲身学习使用的经验）：1.菜鸟教程网站这个网站整理的还算不错的了，里面基本上是可以满足初学Python人员和想了解一些其他IT编程技术人员的要求，
叶子编程·2023-08-05 11:50

vivado代码编写——倍频（使用IP核）

FPGA的倍频用代码来实现比较复杂，简单的方法就是使用PLL核。PLL全称是PhaseLockedLoop，即锁相环，是一种反馈控制电路。PLL对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比等功能。打开工程FreDivDou，使用IP核点击PROJECTMANAGER中的IPCatalog，IPCatalog在IPCatalog的Search中输入clock，
学vivado的小鱼·2023-08-05 09:20

快来，我为大家整理了5本Python经典入门电子书

这本书以习题的方式引导读者一步一步学习编程，从简单的打印一直讲到完整项目的实现，让初学者从基础的编程技术入手，最终
Chris的算法小记·2023-08-05 01:11

vivado中ila的使用方法记录

ILA工具生成方法一、ILA工具介绍在FPGA的开发中，当完成代码设计后，为了验证代码的准确性和各种不同条件下的可靠性，往往需要优先想到通过逻辑仿真进行相关验证。使用逻辑仿真进行验证虽然可以周密的考虑给出不同输入条件下的输出结果或交互结果，但是也其相对局限性：使用仿真需要设计人员写testbench代码，从而增加代码的书写量，随之而产生提高验证工作的门槛和排除错误的工作量等一些列问题。特别是对纲入
@晓凡·2023-08-04 16:25

（三）vivado硬件调试ILA的使用

一、介绍ILA：integratedlogicanalyzer集成逻辑分析仪可定制的集成逻辑分析仪(ILA)IP内核是一种逻辑分析仪内核，可用于监控设计的内部信号。ILA内核包含现代逻辑分析仪的许多高级功能，包括布尔触发方程和边沿转换触发。因为ILA内核与被监控的设计同步，所以应用于您的设计的所有设计时钟约束也应用于ILA内核内部的组件。主要特点和优势用户可选择的触发宽度、数据宽度和数据深度多个探
jacktwan·2023-08-04 16:50

vivado sdk debug生成参数曲线_Vivado之ILA详解

关注、星标公众号，直达精彩内容来源：ZYNQ整理：watchmanILA简介集成逻辑分析仪(IntegratedLogicAnalyzer：ILA)功能允许用户在FPGA设备上执行系统内调试后实现的设计。当设计中需要监视信号时，应使用此功能。用户还可以使用此功能在硬件事件和以系统速度捕获数据时触发。添加ILA1.使用IP添加添加IP例化IP，并将所需要的信号放入Probe里面2.图形界面添加给待测
IT巫师·2023-08-04 16:48

EGO1—实现8选1的数据选择器74HC151

数字设计FPGA应用，第三章组合逻辑设计和VIVADO进阶，课程设计性质的作业题1第一题：构建工程，实现8选1的数据选择器74HC151,编写仿真代码进行测试，将该工程并生成IP核。
unique_ZRF·2023-08-04 16:18

ZYNQ ad9226 块设备读取数据

一，vivado硬件环境搭建：1，修改CPU的时钟配置，将FCLK_CLK2修改为65MHz，并将时钟引出两路，提供给两个AD9226芯片时钟使用：2，连接好其余信号，保存，点开AddressEditor
寒听雪落·2023-08-04 16:18

Vivado中ILA（集成逻辑分析仪）的使用

Vivado中ILA（集成逻辑分析仪）的使用一、写在前面二、ILA(IntegratedLogicAnalyzer)的使用2.1ILA查找2.2ILA配置2.2.1GeneralOptions2.2.2ProbePorts
锅巴不加盐·2023-08-04 16:45

ILA(集成逻辑分析器)的使用

本文内容学习自正点原子ZYNQ领航者FPGA视频-P71.ILA介绍ILA(IntegratedLogicAnalyzer)集成逻辑分析器:即Vivado的在线逻辑分析仪，其借用了传统逻辑分析仪的理念以及大部分的功能
矮个史蒂芬·2023-08-04 16:43

在VIVADO项目插入ILA逻辑分析仪实现信号抓取的技巧

在QUARTUSII环境下有很好用的SIGALTAPII，在VIVADO下实现内部信号抓取可以使用所谓的DEBUG，其实就是设置DEBUG后，项目使用XDC命令自动加入了逻辑分析仪，我们这里讲讲的是主动实例化加入
mcupro·2023-08-04 16:09

FPGA学习 Vivado使用篇之ILA（逻辑分析仪）

下面我将介绍Vivado中ILA的两种使用方式：一、IP核方式调用在vivado中，打开IP核目
开局一根电烙铁d·2023-08-04 16:08

FPGA — Vivado下ILA(逻辑分析仪)详细使用方法

使用软件：Vivado开发板：EGO1采用XilinxArtix-7系列XC7A35T-1CSG324CFPGA使用程序：按键案例ILA详细使用方法一、ILA简介二、ILA的使用方法方法1—使用IP核创建
unique_ZRF·2023-08-04 16:32

【FPGA】Verilog：模块化组合逻辑电路设计 | 半加器 | 全加器 | 串行加法器 | 子模块 | 主模块

前言：本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载示例：加法器功能特性：采用XilinxArtix-7XC7A35T芯片配置方式：USB-JTAG/SPIFlash
流继承·2023-08-04 16:01

如何使用异常处理机制捕获和处理请求失败的情况

异常处理机制的特点异常处理机制是一种编程技术，用于在程序运行过程中发生异常时，能够及时捕获并处理异常，从而避免程序崩溃或者出现不可预期的结果。异常处理
亿牛云爬虫专家·2023-08-04 10:18

VIVADO IP核Shared Logic选项配置

在给Vivado中的一些IP核进行配置的时候，发现有SharedLogic这一项，这里以SRIOIP核为例，如图1所示。
cjx_csdn·2023-08-04 01:16

解决vivado安装时点击xsetup.exe没有反应、Win0系统下无法正常使用ISE问题

目录一、安装vivado双击xsetup.exe没有反应1.1原因1：可能是vivado安装文件存放路径太长1.2原因2：可能是与电脑上某软件发生冲突二、ISE在Win10系统下选择“openproject
cjx_csdn·2023-08-04 01:46

FPGA优质开源模块 - SRIO

由于Vivado中RapidIOIP核需要付费才能使用，因此本文提供完整工程源码。文章末尾有该工程源码获取方式，有需要的小伙伴可以收藏、
cjx_csdn·2023-08-04 01:14

Vivado仿真闪退的解决方法

Win10系统，电脑仿真就会卡住Executingsimulatestep，过大概5分钟Vivado闪退。
woshigaowei5146·2023-08-03 19:14

FIFO读写

在Vivado2018.3环境运行FIFOGeneratorIP**（该IP核是高电平复位，在写测试文件的时候请注意）**该模块的接口示意图，rst为高电平复位。
FPGA Learner·2023-08-03 07:26

vivado调用VS code编辑器

1、定义环境变量2、vivado添加命令cmd/S/k"code-g[filename]:[linenumber]"
朝阳群众&热心市民·2023-08-03 07:55

C++中级：核心编程

C++核心编程本阶段主要针对C++面向对象编程技术做详细讲解，探讨C++中的核心和精髓。
TheITSea·2023-08-03 05:23

关于led显示屏编程技术有哪些

LED显示屏编程技术主要涉及控制LED显示屏的内容、亮度、颜色等参数，以及与其他设备或系统的数据交互。
A hao·2023-08-03 03:40

FPGA数字图像处理 灰度变换 Vivado传送图片数据 verilog

通常的在matlab软件里进行图像处理：1.通过现有的函数：rgb2gray2.通过rgb2gray的计算公式：约为0.299*R+0.587*G+0.114*Bclear;clc;pic_rgb1=imread('1.jpg');figure;imshow(pic_rgb1);fori=1:142forj=1:300pic_gray1(i,j)=uint8(0.299*pic_rgb1(i,j,
不贰洛客·2023-08-03 03:18

Vivado进行自定义IP封装

一.简介本篇文章将介绍如何使用Vivado来对上篇文章(FPGA驱动SPI屏幕)中的代码进行一个IP封装，Vivado自带的IP核应该都使用过，非常方便。
一只迷茫的小狗·2023-08-02 21:37

如何方便地使用TCL恢复带BD设计的Vivado工程

恢复无BD设计的Vivado工程当工程中无BlockDesign设计时，工程恢复过程相对简单。
小苍蝇别闹·2023-08-02 20:52

FPGA Vivado XDC 约束文件编写方式语法笔记

/xilinx14_7/cgd.pdfUG903：https://www.xilinx.com/support/documentation/sw_manuals/xilinx2017_4/ug903-vivado-using-constraints.pdf
时空默契·2023-08-02 13:28

OpenHarmony知识图谱

针对一种新编程技术的学习。本人是不推荐上来就看API，看DEMO去啃技能点。最好先了解技术背景，针对背景去了解技能的特点特性，这样才能有的放矢。
SuperHeroWu7·2023-08-01 01:10

ChatGPT上线GPT-4以来最强应用代码解释器（CodeInterpreter），5分钟教会你熟练使用比肩博士

有了它之后，即使不是程序员，只需要用自然语言向ChatGPT下达指令，也可以完成需要复杂编程技术的任务。（文章最后会给大家发个福利Firefly-mast
科技资讯早知道·2023-07-31 12:56

Zynq-Linux移植学习笔记之14-RapidIO驱动开发

1、硬件设计在vivado内进行设计时，RapidIOIP核通过AXI
kunkliu·2023-07-31 04:59

ZYNQ ZCU106踩坑实记（一）

系统：WIN10VIVADO版本：2018.3采坑范围：软件安装——拿到板子——点亮第一颗LED拿到板子前的软件安装第一次安装的vivado为2017的某个版本，发现其不支持zcu106型号的板子，在经过查询资料后发现可以通过下载官网的文件导入
_Hhan_·2023-07-31 00:03

ubuntu下vivado 2018.2安装及启动教程

ubuntu下vivado2018.2安装及启动教程（ubuntu版本16.04.3，安装之前查一下支持安装的操作系统环境）1、安装包下载链接：VivadoHLx2018.2:AllOSinstallerSingle-FileDownload
codelxy·2023-07-30 19:45

overriding, overwriting, overloading的区别篇

——《Java高手真经值Java核心编程技术》Remarks:在各书的定义里出现的多，但应用的overriding≈overwritingo
gilgamesh09·2023-07-30 10:01

搭建ZYNQ内核

Zynq-7000可扩展处理平台是采用赛灵思新一代FPGA（Artix-7与Kintex-7FPGA）所采用的同一28nm可编程技术的最新产品系列。可编程逻辑可由用户配置，并通过“互连”模
RossFreeman·2023-07-30 10:59

FPGA2-采集OV5640乒乓缓存后经USB3.0发送到上位机显示

该项目对应FPGA工程源码，qt工程源码，以及USB固件的下载地址软件版本QT5.15.0Vivado2020.2FX3SDK1.3.4器件型号厂商FPGAXLNX-XC7A35T-FTG256赛灵思D
晓晓暮雨潇潇·2023-07-30 06:41

vivado ip 使用 out_of_context （ooc）的注意事项

在ooc模式下例化IP的接口时，没有用到的input接口一定要赋值0，否则要么编译的时候报错，要么编译后会被例化成1，有风险。在ip用globle的方式生成，没有用到的input可以不接，在synthesis时会分析上下文赋值成0，但是每次编译都会重新生成ip，会比ooc模式多消耗大约3倍的synthesistime如下图的ram，没接的input被例化成了1用ooc模式编译好的dcp文件会存放在
gaoxcv·2023-07-29 19:23

短视频矩阵系统源码---开发技术源码能力

因此，短视频矩阵系统开发人员需要具备扎实的计算机基础知识、出色的编程能力、熟练掌握多种开发工具和框架，并掌握音视频编解码协议、流媒体传输协议、服务器端编程技术等方面的知识。
(ylhd898978)·2023-07-29 12:18

RAM-based Shift Register problem in Vivado 2014.4

SignInLanguageToggleShoppingCartAllAPPLICATIONSPRODUCTSDEVELOPERZONESUPPORTABOUTSystemLogicGoToCommunityCategoryBoardUsersRegister·SignIn·HelpCommunityForums:XilinxProducts:IntellectualProperty:System
xuexiaokkk·2023-07-28 15:45
上一页 26 27 28 29 30 31 32 33 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他