XILinx 第5页

Vivado link synplify edf 和 xilinx ip或者原语

摘要：Vivadolinksynplifyedf和xilinxip或者原语如果只有ip的话：read_edif.

Jade-YYS·2024-01-04 11:18

4 路 SFP+光纤接口 FMC 子板

该FMC子卡与基于XilinxFPGA载卡配合，可快速搭建起高速光纤通信的验证平台，可广泛适用于交换机、路由器、企业存储、多通道互联等应用场景。

潘通·2024-01-03 13:35

两通道SFP+和单通道QSFP+万兆光纤子卡

该FMC子卡与基于XilinxFPGA载卡配合，可快速搭建起高速光纤通信的验证平台，可广泛适用于交换机、路由器、企业存储、多通道互联等应用场景。同时，该子卡可与坤驰QT701x、QT702x、QT

潘通·2024-01-03 13:35

2路 QSFP+ 万兆光纤FMC子卡

该FMC子卡与基于XilinxFPGA载卡配合，可快速搭建起高速光纤通信的验证平台，可广泛适

潘通·2024-01-03 13:05

207-MC207-基于FMC 两路QSFP+光纤收发子卡

兼容xilinx开发板使用。实现高速串行（光纤或铜线）连接到FPGA的MGT接口。两个QSFP笼子支持2

hexiaoyan827·2024-01-03 13:04

通信与处理平台（数字信号处理）

板卡对外提供1个X8GTX背板互联接口、2路千兆以太网及多种数字通信IO接口，板卡采用Xilinx的高性能ZYNQ系列SOC作为实时处理器，实现数据的采集、处理、以及背板接口互联。

彬鸿科技·2024-01-03 13:01

FPGA 底层资源介绍

XilinxFPGA底层资源介绍本文转载自：瓜大三哥微信公众号XILINXFPGA芯片整体架构如下所示，整个芯片是以BANK进行划分的，不同的工艺、器件速度和对应的时钟具有不同的BANK数量（下面截图是以

疯狂的泰码君·2024-01-03 07:09

【xilinx】 cpm QDMA 2个PF

axibridgemaster对应的interface是cpm_pcie_noc_0;cpm_pcie_noc_0对于PF0PF1是共用的；cpm_pcie_noc_0连接到NOC；然后NOC连接一个bramaddresseditor应该和bar设置中pcietoAXItranslation保持一致；cpm_pcie_noc_0/1cpm4xdmamodecpm_pcie_noc_0/1并不是连接

黄埔数据分析·2024-01-02 19:45

vivado XDC优先级

XDC优先级关于XDC优先级XilinxDesignConstraints（XDC）的优先级规则继承自SynopsysDesign限制（SDC）。本章讨论如何解决约束冲突或重叠。

cckkppll·2024-01-02 08:43

Verilog视频信号图形显示 FPGA(iCE40)

材料LatticeiCE40即用型开发平台（XilinxArtix-7）视频板（XilinxArtix-7）使用SDL（简单直接媒体层）进行Verilator模拟屏幕是一个微

亚图跨际·2024-01-02 00:17

深圳大学——基于basys3开发板的秒表设计及应用

2.3.2分秒计数（向下计数）2.3.3百分之一计数（向下计数）2.4数码管显示模块2.4.1数码管扫描原理2.4.2数码管扫描模块算法思路2.4.3添加模式选择三、仿真电路图摘要：本次秒表设计软件部分使用Xilinx

小新蜡笔553·2024-01-01 23:52

Tri Mode Ethernet MAC的配置及使用

以太网技术是当今被广泛应用的网络技术之一，XilinxFPGA提供了可参数化、灵活配置的千兆以太网IPCore解决方案，可以实现以太网链路层和物理层的快速接入。

卖红薯的小孩·2024-01-01 02:47

4—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—电机驱动模块

我使用的FPGA是Xilinx的PYNQ-7020（ZYNQ-Z2），在Vivado2018.3平台使用Verilog进行编程。

贡橙小白鼠·2024-01-01 02:08

数字电路之Verilog红绿灯设计

数字电路之Verilog红绿灯设计一、题目要求二、分析题目三、开始设计四、结果分析五、最后的话写在前面：以下仿真实验设计应用的是XilinxVivado。

No_Lies·2024-01-01 02:05

复旦微ZYNQ EMIO控制PL LED

一，复旦微和XILINX对比（我的了解）1，复旦微ZYNQFPGA开发工具是Procise，ARM开发工具是IAR；2，它与xilinxZYNQ不同的是，xilinx移植的是两个ARMCONTEXA9或者高端

寒听雪落·2023-12-31 20:22

项目基础算法，Hyperlpr、Apollo、EasyPR、Haze Removal、Stitching

kirin980CPUJetsonNanoJetsonXavierNXJetsonTX2XilinxZCU1040：koroFileHeaderhttps://blog.csdn.net/M1512415

SensorFusion·2023-12-30 01:26

基于Xilinx bitslice原语实现delay可调整的MIPI DPHY

背景Xilinx自带的DPHY在1.5G时无法调整dataline的delay值，在需要调整数据线延时的场景可使用文中方案，且有较少的资源占用。

leixj025·2023-12-29 16:29

小梅哥Xilinx FPGA学习笔记17——模块化设计基础之加减法计数器

目录一：章节导读1.1任务要求1.2模块功能划分二：代码设计2.1灯控制逻辑（led_ctrl）2.2按键消抖模块（key_filter）2.3顶层模块（key_led）2.4引脚绑定一：章节导读在相对大一点的工程设计过程中，设计内容通常不会写在一个设计文件而是会针对不同的功能设计出不同的子文件，最后在顶层文件中再进行例化调用。1.1任务要求在上面设计并验证了独立按键的消抖，这里基于上一讲的按键消

都教授_·2023-12-29 13:37

【PXIE301-208】基于PXIE总线架构的Serial RapidIO总线通讯协议仿真卡

该板卡采用Xilinx的高性能Kintex系列FPGA作为主处理器，实现各个接口之间的数据互联、处理以及实时信号处理。

北京青翼科技·2023-12-29 13:36

小梅哥Xilinx FPGA学习笔记18——专用时钟电路 PLL与时钟向导 IP

目录一：IP核简介（具体可参考野火FPGA文档）二：章节导读三：PLL电路原理3.1PLL基本实现框图3.2PLL倍频实现3.3PLL分频实现四:基于PLL的多时钟LED驱动设计4.1配置ClockingWizard核4.2led闪烁控制4.2.1LED闪烁代码设计4.3顶层模块代码设计4.4仿真测试文件4.5仿真结果4.6管脚约束文件4.7上板验证结果一：IP核简介（具体可参考野火FPGA文档）

都教授_·2023-12-29 13:05

小梅哥Xilinx FPGA学习笔记19——IP 核使用之 ROM

目录一：章节导读二：ROMIP核配置2.1创建ROM初始化文件2.3ROMIP核配置步骤三：ROM核的仿真与调用3.1三角波的产生3.2仿真验证结果3.3正弦波的产生3.4仿真验证结果一：章节导读ROM是只读存储器（Read-OnlyMemory）的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除，且资料不会因为电源关闭而消失。而事实上在FPGA中通过

都教授_·2023-12-29 09:45

小梅哥Xilinx FPGA学习笔记16——FSM(状态机)的学习

目录一、状态机导读1.1理论学习1.2状态机的表示1.3状态机编码1.4状态机描述方式二、实战演练一（来自野火）2.1实验目标2.2模块框图2.3状态转移图绘制2.4设计文件2.5仿真测试文件2.6仿真结果三、实战演练二（来自野火）3.1实验目标3.2模块框图3.3状态转移图绘制3.4设计文件3.5仿真测试文件3.6仿真结果四、实战演练三（来自小梅哥）4.1实验目标4.2模块框图4.3端口功能描述

都教授_·2023-12-29 08:04

【 FPGA 封装设计资源】 Xilinx vs Altera

XILINXPACKAGE一般在docnav搜索，同样也可以在官网；检索关键字“*pkg-pinout.”比如vu9p:ug575-ultrascale-pkg-pinout.pdf原理库文件PackageFilesPortal

hcoolabc·2023-12-28 19:17

fpga xvc 调试实现，支持多端口同时调试多颗FPGA芯片

FPGA_Linuxer·2023-12-27 22:44

FPGA-Xilinx ZYNQ PS端实现SD卡文件数据读取－完整代码

FPGA-XilinxZYNQPS端实现SD卡文件数据读取本章节记录XilinxZYNQPS端实现SD卡txt文件的数据读取。

Bellwen·2023-12-26 20:27

FPGA-ZYNQ-7000 SoC在嵌入式系统中的优势

FPGA-ZYNQ-7000SoC在嵌入式系统中的优势本章节主要参考书籍《XilinxZynq-7000嵌入式系统设计与实现基于ARMCortex-A9双核处理器和Vivado的设计方法(何宾，张艳辉编著

Bellwen·2023-12-26 20:56

FPGA扫盲文

【嵌牛正文】1984年，Xilinx公司的创始人之一，密西根大学毕业生，RossFreeman第一次提出了可编程逻辑器件（PLD）的概念，让

Sundae_ae0b·2023-12-25 10:58

手把手教你移植蜂鸟E203 hbridv2【集创芯来RISC-V杯】

所用开发板：正点原子达芬奇FPGA开发板芯片型号：XilinxArt

雪天鱼·2023-12-25 01:52

使用MATLAB对VIVADO工程进行simulink仿真

最近发现MATLAB和XILINX官方有合作的simulink，可以很方便地对VIVADO工程进行仿真，就把自己做的一个小工程拿来练习了一下。我用的是MA

pp_0604·2023-12-24 04:24

【0基础学会Verilog】004. 学会使用Vivado自带仿真器

编写好实现指定功能的Verilog模块后，需要对其进行仿真来验证模块的正确性，这需要用到EDA开发工具的仿真器，我们选择Xilinx公司的Vivado自带的仿真工具进行仿真。

richfu72·2023-12-23 23:21

FPGA——XILINX原语（1）

FPGA——XILINX原语（1）1.时钟组件（1）BUFG（2）BUFH（3）BUFR（4）BUFIO（5）使用场景2.IO端口组件（1）IDDR（2）ODDR（3）IDELAY1.时钟组件时钟结构（

云影点灯大师·2023-12-23 12:10

Windows平台下 USRP E310 基础环境配置

horizon08Github：https://billyas.github.io本文为Billyme原创作品，仅发表于以上平台，不允许转载硬件介绍USRPE310是NI公司开发的便携独立SDR平台具体参数如下XilinxZynq7020S

horizon08·2023-12-23 09:52

【FPGA 器件比较】Altera -- Xilinx

比较以下市场前二名的产品线及定位应用场景XilinxAltera高性能VersalAgilexF/I性能Virtex/Kintex/Artix/ZynqUltraScale+AgilexF/I/Stratix10

hcoolabc·2023-12-22 10:43

FPGA 实现 LeNet-5 卷积神经网络数字识别，提供工程源码和技术支持

Zynq7020的设计说明PL端FPGA逻辑设计PS端SDK软件设计免责声明2、相关方案推荐卷积神经网络解决方案FPGA图像处理方案3、详细设计方案PL端：ov7725摄像头及图像采集PL端：图像预处理PL端：Xilinx

9527华安·2023-12-20 17:35

智能计算系统课程-01环境配置

环境配置课程简介软件平台及工具链安装IDE工具：vitis安装嵌入式平台安装&交叉编译器部署下载解压到指定位置安装交叉编译工具配置板级支持包总结及环境检查课程简介本课程是本人在bjtu学习的课程之一，课程目标是在xilinx

虎虎大人·2023-12-20 03:51

超低延时4K级可定制化专业视觉计算平台

GenICamV2.4.0标准，支持用户自定义XML描述文件>内置工业机器视觉行业标准的U3visonIP>基于FPGA,支持Bayer、YCbCr、RGB等格式,满足高帧率/高分辨率图像采集需求基于XilinxZynqUltraScale

深圳信迈科技DSP+ARM+FPGA·2023-12-19 10:23

Xilinx 7系列FPGA时钟篇(2)_时钟区域简介

作者：XiaoQingCaiGeGe原文链接上一篇介绍了7系列FPGA的整体时钟架构，FPGA是由很多个时钟区域组成，时钟区域之间可以通过ClockBackbone和CMTBackbone来统一工作。本篇咱们就说一下时钟区域的内部结构，如图1所示的虚线框内即为一个时钟区域：时钟区域结构图Tips1.BUFG即为全局时钟缓冲器，从图上看到，其输出时钟通过ClockBackbone可以到达任意一个时钟

苏十一0421·2023-12-18 22:55

【Xilinx】开发环境（七）- vitis开发环境-开发工程构建

此系列博客，仅对Xilinx平台PS端（ARM部分）开发做介绍，不对PL(FPGA)做过多介绍。

有意思科技·2023-12-18 02:17

【Xilinx】开发环境（六）- vitis开发环境介绍和安装

此系列博客，仅对Xilinx平台PS端（ARM部分）开发做介绍，不对PL(FPGA)做过多介绍。

有意思科技·2023-12-18 02:16

xilinx原语介绍及仿真——ODELAYE2

电路_fpga·2023-12-18 00:51

xilinx原语详解及仿真——OSERDESE2

1、概括OSERDESE2 OSERDESE2（OutputParallel-to-SerialLogicResources是7系列FPGA器件中的专用并串转换器，具有特定的时钟和逻辑资源。图1是OSERDESE2的框图，每个OSERDESE2模块都包含一个用于数据和三态控制的专用串行器。数据和三态串行器输出都可以配置为SDR（在时钟的单沿传输数据）和DDR（在时钟的双沿传输数据）模式。数据序列

电路_fpga·2023-12-18 00:51

xilinx原语介绍及仿真——IDDR

IDDR的主要功能就是将输入的双沿信号转换为单沿信号输出给FPGA内部逻辑进行使用，IDDR位于通1中的ILOGICE部分，在讲解IDDR使用前，需要了解ILOGICE的结构及功能。图17系列IO模块(左侧HPbank，右侧HRbank)1、ILOGICE ILOGICE位于IOB旁边，ILOGICE块包含同步元件，用于在数据通过IOB进入FPGA时捕获数据。7系列芯片中ILOGICE可能是

电路_fpga·2023-12-18 00:21

xilinx原语详解及仿真——ODDR

ODDR位于OLOGIC中，可以把单沿传输的数据转换为双沿传输的数据，在讲解ODDR功能之前，需要先了解OLOGIC的结构及功能。1、OLOGIC OLOGIC块位于IOB的内侧，FPGA内部信号想要输出到管脚，都必须经过OLOGIC。OLOGIC资源的类型为OLOGICE2（HPI/OBank）和OLOGICE3（HRI/OBank），两者在功能和结构上是相同的，所以本文称为OLOGIC。

电路_fpga·2023-12-18 00:21

基于FPGA的HDMI编码模块设计——OSERDESE2

Xilinx还存在一个原语，可以直接将并行的单沿数据转换为串行的双沿采样数据，与ODDR复用相同的硬件资源OLOGIC，就是OSERDESE2原语。前文

电路_fpga·2023-12-18 00:21

XILINX IDE开发错误类型总结(持续更新...)

1.首次在ubuntu18.04.4运行HLS报错，错误类型：stidio等头文件找不到原因：没有安装gcc等代码库解决方法：安装即可库即可sudoapt-getinstallgccsudoapt-getinstallgcc-multilib2.vivado关键警告/错误错误描述：[BD41-1356]Slavesegmentisnotmappedinto.PleaseuseAddressEdit

robot.zhoy·2023-12-17 07:26

【FPGA/verilog -入门学习9】verilog基于查找表的8位格雷码转换

简单说，就是一个预先存储好结果的数据表通过访问这张预先存储好结果的数据表，可以快速的获取不同输入的输出结果查找表可以免去运算的过程，尤其对于复杂的运算更是可以大大减少运算开销和运行时间2，怎么使用1，Xilinx

王者时代·2023-12-16 23:25

【 TES720D】基于国内某厂商的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、SP

北京青翼科技·2023-12-16 16:33

verilog进阶语法-触发器原语

概述:xilinx设计的触发器提供了多种配置方式，方便设计最简触发器，同步复位触发器，异步复位触发器，同步时钟使能触发器，异步时钟使能触发器。输出又分为同步复位和置位，异步清零和预置位。

q511951451·2023-12-16 13:45

基于FPGA的视频接口之高速IO

简介相对于其他视频接口来说，高速IO接口（以Xilinx公司为例，spartan6系列的GTP、Artix7系列的GTP，KENTEX7系列的GTX和GTH等）具有简化设计、充分利用FPGA资源、降低设计成本等功能

Eidolon_li·2023-12-16 00:59

Xilinx FPGA——ISE时序约束“建立时间不满足”问题解决记录

一、现象最近使用赛灵思的FPGA设计项目时，出现时序约束失效问题。点进去发现如下：一个始终约束没有生效，有多处报错。二、原因出现这个问题的原因是，建立时间不满足。时序违例的主要原因是建立时间和保持时间不满足要求，那么什么情况下会出现建立时间和保持时间不满足要求呢？建立时间不满足要求通常是因为组合逻辑处理时间太长！保持时间不满足要求通常是因为组合逻辑处理时间太短！建立时间和保持时间都不满足往往出现在

仲南音·2023-12-14 22:21

推荐频道

XILinx

Vivado link synplify edf 和 xilinx ip或者原语

4 路 SFP+光纤接口 FMC 子板

两通道SFP+和单通道QSFP+万兆光纤子卡

2路 QSFP+ 万兆光纤FMC子卡

207-MC207-基于FMC 两路QSFP+光纤收发子卡

通信与处理平台（数字信号处理）

FPGA 底层资源介绍

【xilinx】 cpm QDMA 2个PF

vivado XDC优先级

Verilog视频信号图形显示 FPGA(iCE40)

深圳大学——基于basys3开发板的秒表设计及应用

Tri Mode Ethernet MAC的配置及使用

4—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—电机驱动模块

数字电路之Verilog红绿灯设计

复旦微ZYNQ EMIO控制PL LED

项目基础算法，Hyperlpr、Apollo、EasyPR、Haze Removal、Stitching

基于Xilinx bitslice原语实现delay可调整的MIPI DPHY

小梅哥Xilinx FPGA学习笔记17——模块化设计基础之加减法计数器

【PXIE301-208】基于PXIE总线架构的Serial RapidIO总线通讯协议仿真卡

小梅哥Xilinx FPGA学习笔记18——专用时钟电路 PLL与时钟向导 IP

小梅哥Xilinx FPGA学习笔记19——IP 核使用之 ROM

小梅哥Xilinx FPGA学习笔记16——FSM(状态机)的学习

【 FPGA 封装设计资源 】 Xilinx vs Altera

fpga xvc 调试实现，支持多端口同时调试多颗FPGA芯片

FPGA-Xilinx ZYNQ PS端实现SD卡文件数据读取－完整代码

FPGA-ZYNQ-7000 SoC在嵌入式系统中的优势

FPGA扫盲文

手把手教你移植蜂鸟E203 hbridv2【集创芯来RISC-V杯】

使用MATLAB对VIVADO工程进行simulink仿真

【0基础学会Verilog】004. 学会使用Vivado自带仿真器

FPGA——XILINX原语（1）

Windows平台下 USRP E310 基础环境配置

【FPGA 器件比较】Altera -- Xilinx

FPGA 实现 LeNet-5 卷积神经网络 数字识别，提供工程源码和技术支持

智能计算系统课程-01环境配置

超低延时4K级可定制化专业视觉计算平台

Xilinx 7系列FPGA时钟篇(2)_时钟区域简介

【Xilinx】开发环境（七）- vitis开发环境-开发工程构建

【Xilinx】开发环境（六）- vitis开发环境介绍和安装

xilinx原语介绍及仿真——ODELAYE2

xilinx原语详解及仿真——OSERDESE2

xilinx原语介绍及仿真——IDDR

xilinx原语详解及仿真——ODDR

基于FPGA的HDMI编码模块设计——OSERDESE2

XILINX IDE开发错误类型总结(持续更新...)

【FPGA/verilog -入门学习9】verilog基于查找表的8位格雷码转换

【 TES720D】基于国内某厂商的FMQL20S400全国产化ARM核心模块

verilog进阶语法-触发器原语

基于FPGA的视频接口之高速IO

Xilinx FPGA——ISE时序约束“建立时间不满足”问题解决记录

【 FPGA 封装设计资源】 Xilinx vs Altera

FPGA 实现 LeNet-5 卷积神经网络数字识别，提供工程源码和技术支持