Xilinx文档翻译第9页

嵌入式论坛展示微控制器、工具、软件、物联网、连接性、安全性

在我们为计划与贸易展览会同时举行的各种虚拟活动(包括嵌入式论坛)做准备时，在EETimesEurope上，我们也在思考Nvidia-Arm和AMD-Xilinx等拟议大型合并的影响，并坚持下去每天在我们办公桌上发布的新微控制器

lyfwx·2023-11-17 07:54

ZYNQ-RAM

Xilinx在VIVADO已经提供RAM的IP核，通过IP核例化一个RAM,根据RAM的的读写时序来写入和读取RAM中存储的数据。通过在线逻辑分析仪Ila，观察RAM的读写时序和RAM中读取的数据。

冬日暖杨杨·2023-11-17 04:07

【ZYNQ】从入门到秃头07 FPGA 片内 RAM && ROM 读写测试实验

仿真板上验证添加ILAIP核生成bitstreamFPGA片内ROM读写测试实验创建ROM初始化文件添加ROMIP核ROM测试程序编写绑定引脚testbeach仿真FPGA片内RAM读写测试实验实验原理Xilinx

“逛丢一只鞋”·2023-11-17 03:05

ZYNQ 通过GP总线读取PL端RAM存储的数据

2，SRAM介绍（双端口RAM结构）Xilinx的ZYNQ内部FPGA是virtex7系列，内部有32KB的BlockMemory，

寒听雪落·2023-11-17 03:35

ZYNQ IP核之RAM

Xilinx7系列器件内部的BRAM全部是真双端口RAM（TrueDual-Portram，TDP），这两个端口都可以独立地对ZYNQPL部分的BRAM进行读/写。也可

m0_46521579·2023-11-17 03:34

Xilinx ZYNQ学习笔记（2）——PS端读写单口BRAM

PS读写单端BRAMBlockRAM是PL部分的存储器阵列，为了与DRAM（分布式RAM）区分开，所以叫BlockRAM。ZYNQ的每一个BRAM大小为36KB，7020的BRAM有140个（4.9M），7030有265个（9.3M），7045有545个（19.2M）。每一个BRAM都有两个共享数据的独立端口，当然是可以配置的，可用于片内数据缓存、FIFO缓冲。使用BRAM进行PS-PL或者反向进

TerayTech·2023-11-17 03:34

AXI三种接口及DMA DDR XDMA介绍（应用于vivado中的ip调用）

一、AXI——高级可扩展接口（UG1037）参考资源：【SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】-哔哩哔哩】关于AXI握手过程都讲解的很细致

LessIsMore/·2023-11-16 21:34

Xilinx Zynq UltraScale系列高端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供5套工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优缺点4、详细设计方案设计原理框图OV5640及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正AXI4-StreamSubsetConverterVDMA图像缓存DP输出5、vivado工程1：Xczu4ev版本FPGA逻辑设计Vi

9527华安·2023-11-16 16:23

fpga电平约束有什么作用_FPGA管脚约束

一、xilinx中的约束文件1、约束的分类利用FPGA进行系统设计常用的约束主要分为3类。(1)时序约束：主要用于规范设计的时序行为，表达设计者期望满足的时序条件，知道综合和布局布线阶段的优化算法等。

weixin_39653764·2023-11-16 07:58

Xilinx FPGA I/O电平标准简介

目录一、LVTTL（LowVoltageTransistor-TransistorLogic）二、LVCMOS（LowVoltageComplementaryMetalOxideSemiconductor）三、PCI（PeripheralComponentInterconnect）四、GTL（GunningTransceiverLogic）五、LVDS（Low-VoltageDifferentia

Coca_tian·2023-11-16 07:57

FPGA原理与结构（2）——查找表LUT（Look_Up_Table）

FPGA原理与结构（0）——目录与传送门目录一、查找表（LUT）概述二、LUT的性能权衡1、面积效率2、速度问题3、权衡结果三、LUT的组成与应用1、LUT的组成2、LUT的应用3、LUT应用拓展本文参考xilinx

apple_ttt·2023-11-16 04:29

ChipScope 使用问题和解决方案

问题1：项目不能放在虚拟机外部项目不能放在虚拟机外部，否则执行Xilinx的chipscope综合时，会报告错误，看具体原因是无法执行mkdir命令！导致m

微风好飞行·2023-11-15 10:46

Xilinx Zynq 7000系列中端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供5套工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优缺点4、详细设计方案设计原理框图OV5640及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存AXI4-StreamtoVideoOutHDMI输出5、vivado工程1：Zynq7020版本FPGA逻辑设计Viti

9527华安·2023-11-15 10:22

Xilinx Kintex7中端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优缺点4、详细设计方案设计原理框图OV5640及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存AXI4-StreamtoVideoOutHDMI输出5、vivado工程详解FPGA逻辑设计VitisSDK软件设计Vi

9527华安·2023-11-15 10:45

ZYNQ调试w25q128bv做flash启动系统

其中烧写和配置的时候，image.ub.bin偏移地址都是0x520000烧写，然后启动U-Boot2018.01-00083-gd8fc4b3b70(Nov132023-03:29:36+0000)XilinxZynqZC702Board

寒听雪落·2023-11-15 07:33

关于本科期间参加人工智能方向竞赛的建议

还有例如Nv和阿里云举办的异构计算挑战赛（TensorRT加速）、两届的Xilinx全球自适应计算大赛（都是获得发放免费硬件资

·空感自诩”·2023-11-15 07:01

非petallinux操作的xilinx zynqmp openamp核间通信框架搭建核测试（APU ：linux2021 + rpu1（裸机)）

不使用petallinux构建apu核rpu之间的核间通信一：首先需要在RPU中创建openamp裸机程序：居于openamp框架实现rpmag通信打开vitis平台将xsa导入并创建平台工程，然后再平台工程中找到platform.spr文件并打开，可以看到平台添加的cpu核支持包：首先需要在平台下面对应的芯片中，打开boardsupport支持包（modifyBSPsetting），选中里面的l

kissskill·2023-11-15 06:00

Microsoft Media Foundation官方文档翻译（15）《Picture Aspect Ratio》

官方英文文档链接：https://docs.microsoft.com/en-us/windows/desktop/medfound/picture-aspect-ratio基于05/31/2018InthisarticlePictureAspectRatioPixelAspectRatioWorkingwithAspectRatiosCodeExamplesRelatedtopics此文介绍两个

weixin_30268071·2023-11-15 06:41

Microsoft Media Foundation官方文档翻译（17）《Recommended 8-Bit YUV Formats for Video Rendering》未完

官方英文文档链接：https://docs.microsoft.com/en-us/windows/desktop/medfound/recommended-8-bit-yuv-formats-for-video-rendering基于05/31/2018GarySullivanandStephenEstropMicrosoftCorporationApril2002,updatedNovembe

zhangchaosd·2023-11-15 06:10

Microsoft Media Foundation官方文档翻译（12）《Video Media Types》

官方英文文档链接：https://docs.microsoft.com/en-us/windows/desktop/medfound/video-media-types基于05/31/2018此篇预计包含VideoMediaType的前面几部分内容：VideoMediaTypeVideoSubtypeGUIDsUncompressedVideoMediaTypesAboutYUVVideo本节介绍

zhangchaosd·2023-11-15 06:40

Xilinx 差分信号 LVDS传输实战

目录1.LVDS的概念2.XILINXFPGA差分信号解决方案（1）IBUFDS（2）OBUFDS（3）IOBUFDS（三态差分输入输出）3.LVDS中的终端电阻4.LVDS电气特性（1）LVDS25（

一个早起的程序员·2023-11-14 15:12

Xilinx Artix7-100T低端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优缺点4、详细设计方案设计原理框图OV5640及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存AXI4-StreamtoVideoOutHDMI输出5、vivado工程详解FPGA逻辑设计VitisSDK软件设计Vi

9527华安·2023-11-14 14:09

基于K7的PXI&PXIe数据处理板（Kintex-7 FMC载板）

基于PXI&PXIe总线架构的高性能数据预处理FMC载板，板卡具有1个FMC（HPC）接口，1个X8PCIe和1个PCI主机接口；板卡采用Xilinx的高性能Kintex-7系列FPGA作为实时处理器，

代码匠·2023-11-14 14:07

Xilinx MIPI4.3——bg＜x＞_pin＜y＞_nc

摘要：由于使用的需要，我要在一个bank上面使用4个MIPID-PHY；如果pin的指定，跨了bytegroup就会出现bg_pin_nc信号，而且如果一个bitslicecontrol被多个bytegroup使用会发生报错；所以我的结论：如果一个bytegroup被其他的IP占用了，那么另一个IP就用不了这个bytegroup；解决办法就是尽量保证一个MIPI就用一个bytegroup上面的pi

Jade-YYS·2023-11-14 09:31

10G/25G Ethernet Subsystem（一）（内回环）

使用软件：vivado2020.1、仿真用vivado自带的仿真摘要：在Xilinx官方文档中（PG210-25G-ethernet）找到自己要的信息，几乎没有去动IP核什么参数，主要是通过这个IP去完成内回环以及外回环的仿真以及上板调试

Jade-YYS·2023-11-14 09:00

ubuntu 16.04.5 安装 vivado 2019.1 完整编译AD9361的环境

三、安装后输入指令sudogedit~/.bashrc末尾添加source/opt/Xilinx/Vivado/2019.1/settings64.shsource/opt/Xilinx/SDK/2019.1

乌恩大侠·2023-11-13 22:11

Xilinx FPGA平台DDR3设计详解（一）：DDR SDRAM系统框架

DDRSDRAM（双倍速率同步动态随机存储器）是一种内存技术，它可以在时钟信号的上升沿和下降沿都传输数据，从而提高数据传输的速率。DDRSDRAM已经发展了多代，包括DDR、DDR2、DDR3、DDR4和DDR5，每一代都有不同的特性和性能。DDRSDRAM系统包含DDR控制器、DDRPHY和DRAM存储颗粒，下面开始分别介绍这三个部分。一、DDR控制器DDR控制器是连接CPU和DDRSDRAM的

FPGA入门到精通·2023-11-13 22:28

hls中c语言的用法,HLS学习日记（一）走一遍形式

英语水平太差真是个硬伤，每次看xilinx的文档简直就是地狱一样，以前总能找到一些大神的博客来解救，但现在开始学习HLS几乎没有什么中文资料，只能啃着英文的，效率不得不说是太低了，特别是一些优化功能啥的

weixin_39613548·2023-11-13 20:09

Xilinx HLS 学习笔记1

本笔记根据《跟XilinxSAE学HLS系列视频讲座-高亚军》课程进行学习，仅作为本人学习笔记使用，暂不公开。

XS30·2023-11-13 20:38

Vivado HLS #pragma 学习笔记（一）

https://www.xilinx.com/html_docs/xilinx2018_2/sdaccel_doc/hls-pragmas-okr1504034364623.html数据精度支持任意精度

qq_42376352·2023-11-13 20:06

你觉得哪个软件写verilog体验最好？

以下是其中一些可以考虑的选择：VivadoIDE：这是Xilinx公司提供的一款强大的Veril

移知·2023-11-13 16:58

内存映射：PS和PL DDR3的一些区别

之前写的一些资料：PS与PL互联与SCU以及PG082-CSDN博客参考别人的资料：PL读写PS端DDR的设计_pl读写ps端ddr数据-CSDN博客xilinxsdk、vitis查看地址_vitis如何查看

NoNoUnknow·2023-11-13 14:41

帧同步的思想与异步FIFO复位

XilinxFIFOGenerator需要注意RST复位-CSDN博客1.有效复位必须

NoNoUnknow·2023-11-13 14:40

Xilinx DDR3 MIG系列——Xiinx DDR3官方手册ds176_7series_MIS

本节目录一、官方手册ds176_7series_MIS1、DDR3功能支持2、MIG官方手册资源3、VivadoDDR3MIGIP资源表的导出与查看本节内容Xilinx官方提供了手册，以便硬件开发者设计

小灰灰的FPGA·2023-11-13 09:05

Xilinx DDR3 MIG系列——ddr3控制器的时钟架构

本节目录一、ddr3控制器的时钟架构1、PLL输入时钟——系统时钟system_clk2、PLL输出时钟——sync_pulse、mem_refclk、freq_refclk、MMCM1的输入时钟3、MMCM1的输入时钟和输出时钟4、MMCM2的输入时钟和输出时钟一、ddr3控制器的时钟架构对于FPGA开发来说，调用IP或者移植功能模块时，首先了解的模块的时钟架构。如何设计时钟架构至关重要，其次对

小灰灰的FPGA·2023-11-13 09:05

OpenCasCade官方开发文档翻译(8)–VTK 集成服务 (VIS)

介绍VIS组件通过VTK库为OCCT拓扑形状的可视化提供适配功能。本用户指南描述了如何在基于VTK库的3D可视化应用程序中应用VIS类。基于VTK库的3D可视化在应用程序中有两种使用VIS的方法：使用高级API。这是一个使用显示OCCT形状的VTK查看器的简单场景。它考虑了与VIS组件一起提供的工具的使用，例如特定的VTK数据源、选择器类和特定的VTK过滤器。基本上，在这种情况下，您可以使用来自V

blueman8888·2023-11-12 10:53

OpenCasCade官方开发文档翻译(9)–IGES 转换器

介绍IGES接口读取IGES文件并将其转换为OpenCASCADETechnology模型。该接口能够翻译一个实体、一组实体或整个文件。在开始翻译之前，您可以设置一系列参数来管理翻译过程。如果您愿意，您还可以在翻译前检查文件的一致性。IGES接口还将OCCT模型转换为IGES文件。借助XDE工具IGESCAFControl_Reader和IGESCAFControl_Writer可以读取或写入其他

blueman8888·2023-11-12 10:53

OpenCasCade官方开发文档翻译(7)–occt可视化

介绍OpenCASCADE技术中的可视化基于以下方面的分离：一方面–存储您要显示和选择的实体的几何形状和拓扑结构的数据，以及另一方面–它的呈现（当对象显示在场景中时您看到的内容）和选择（交互选择整个对象或其子部分以将应用程序定义的操作应用于选定实体的可能性）。演示通过演示组件进行管理，并通过选择组件进行选择。应用程序交互服务(AIS)提供了在应用程序GUI查看器和用于管理选择和演示的包之间创建链接

blueman8888·2023-11-12 10:22

米联客资料笔记FPGA篇&EDA先锋工作室&官方DOC&常用TestBench模板&Vivado基本使用

文章目录背景一、米联客verilog篇笔记1、为什么要推出vivado2、状态机，软核的理解3、always@的含义与@（）4、条件运算符5、阻塞逻辑和非阻塞逻辑混用二、xilinx官方DOC三、常用TestBench

ciscomonkey·2023-11-12 10:41

基于VITIS JESD204B官方IP核的调试

1、参考资料xilinx官方PG066PG198http://www.chinaaet.com/tech/designapplication/3000080357jesd204b应用指南https://

FPGA入门·2023-11-12 08:16

HoudiniVex笔记_P0_Houdini中文文档与翻译

pwd=z3tw提取码：z3tw2、翻译插件有上网条件的同学可以试试这个翻译插件：双语网页翻译-电子书翻译-PDF翻译-字幕文件翻译浏览器扩展|沉浸式翻译功能包括但不限：a)、双语翻译b)、pdf文档翻译

_Ak_·2023-11-12 05:51

RPi.GPIO 官方使用文档翻译

简介源代码及其来源RPi.GPIO是python的一个module(模块),树莓派官方系统默认已经安装,仍在不断更新中,截至20160314,最新版0.6.2,适配了树莓派3,访问python主页.源代码(也有教程的链接)公布在Sourceforge上:点这里查看源代码.简介及注意事项:AmoduletocontrolRaspberryPiGPIOchannels.Thispackagepro

weifengdq·2023-11-11 20:44

fpga python_PYNQ:使用Python进行FPGA开发

前言PYNQ就是python+ZYNQ的意思，简单来说就是使用python在Xilinx的ZYNQ平台上进行开发。

weixin_39657575·2023-11-11 18:37

一款简简单单基于AIGC的文档翻译软件

一款文字/文件翻译的网站,支持多个领域的翻译，支持常见的语言翻译(韩/日/法/英/俄/德…),最大百分比的保持原文排版(及个别除外基本100%还原)。新用户注册就有100页的免费额度，每月系统还会随机赠送翻译额度，说实话这比好多的企业要好的多了,低至8毛钱一页,而且最贵也才19.9,翻译失败自动全额退款支持word/pdf/excel/ppt文件翻译，没有文档最高可达1000页链接地址:https

mzjmc123·2023-11-10 18:09

一款基于AIGC的文档翻译网站

一款简单而强大的文档翻译网站一款文字/文件翻译的网站,支持多个领域的翻译，支持常见的语言翻译(韩/日/法/英/俄/德…),最大百分比的保持原文排版(及个别除外基本100%还原)。