ZYNQ系列学习第7页

zynq+LWIP 裸机双网口实现（MIO+EMIO）+程序下载

一、简介：为实现Zynq裸机双网口通信功能，其中ENET0连接PS端网口，ENET1通过EMIO扩展连接PL端网口二、环境介绍芯片型号：ZYNQ:XC7Z010clg400开发软件：Vivado2022

自由蝶鸟·2023-11-22 17:24

哈工大毕设记录-使用ZYNQ MPSoC开发板实现的Linux环境千兆以太网C语言UDP协议批量文件存取（上）

写在前面：本文仅为一位哈工大本科学生的毕设过程记录（吐槽），可参考性有限，供后来的广大学弟学妹们参考一下吧，我趟过的坑别再跳了。字体区别：黑色加粗为文章结构脉络表述，红色为必须明确的重点，绿色为次重点，蓝色为吐槽。主要描述内容包括以下六条，分上下篇，123上篇，456下篇（下篇：“咕咕咕”）：如何使用AD迅速开展能够应对本科毕设等级的PCB绘画工作（不涉及制板）；如何利用Petalinux开发套件

快乐的小须鲸·2023-11-22 13:10

ZYNQ_project:lcd_pic_400x400

在lcd液晶屏上显示400x400像素的图片，像素信息通过电脑的串口调试助手，发送给fpga，存储在例化的双端口ram中，在要显示图像区域，读取ram中的像素信息。模块框图：时序图：代码：moduleclk_div(inputwiresys_clk,inputwiresys_rst_n,inputwire[15:0]lcd_id,outputregclk_lcd,outputwireclk_rx,

warrior_L_2023·2023-11-22 05:58

西门子博途系列学习笔记SCL(一）

西门子博途山羊原创学习笔记之SCL（一）——Modbusrtu/tcp提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录**西门子博途山羊原创学习笔记之SCL（一）——Modbusrtu/tcp**前言一、工业4.0什么时候可以实现？前言随着工业4.0概念的提出与不断临近，中国智造2025的脚步越来越近，可是作为自动化专业的我来说，身边没有任何工业4.0的影子，加之疫情影响，

hbin415·2023-11-22 02:43

万字长文解析DDS+FIR滤波器FPGA实战（基于VMWare+Ubuntu22+Vivado+Zynq7000@AX7020）

VivadoforLinux环境配置（基于VMWare+Ubuntu22）与DDS+FIR滤波器实战目录Ubuntu22部署与虚拟机必要配置Linux版本比较VMWare共享文件夹配置（※）VMWare网卡配置（可选）VivadoforLinux安装实验概述实验原理直接数字频率合成(DirectDigitalSynthesis,DDS)有限长单位冲激响应(FiniteImpulseResponse

苍月承影·2023-11-22 00:27

读懂诗歌：Louise Glück 系列学习（二）

TheManyBeginningsofLouiseGlück路易丝·格吕克（LouiseGlück）的诗歌最引人注目的特质之一，就是它一次又一次地回到事物的起点，如故事，神话，一天，婚姻，童年。关于“我们如何重新开始的问题”从《Firstborn》（1968年）到她最近的作品集《FaithfulandVirtuousNight》（2014年），贯穿美国诗人的整个作品。当她的早期诗歌从人物的角度来看

Annie灵兮·2023-11-21 11:03

ZYNQ学习笔记：基本介绍

可编程的SoC叫做SoPC，FPGA就是这样的可编程配置的片上系统，ZYNQ则是在FPGA的基础上又加入了嵌入式系统部分。即ZYNQ=F

zkj12340·2023-11-20 16:49

ZYNQ_project:LCD

模块框图：时序图：代码：/*//24'h00000043249Mhz480*272//24'h800000708433Mhz800*480//24'h008080701650Mhz1024*600//24'h000080438433Mhz800*480//24'h800080101870Mhz1280*800*/modulerd_id(inputwiresys_clk,inputwiresys_r

warrior_L_2023·2023-11-20 14:41

JVM系列学习之——二、内存结构

二、内存结构0、整体架构1、程序计数器1.1作用用于保存JVM中下一条所要执行的指令的地址1.2特点线程私有CPU会为每个线程分配时间片，当当前线程的时间片使用完以后，CPU就会去执行另一个线程中的代码程序计数器是每个线程所私有的，当另一个线程的时间片用完，又返回来执行当前线程的代码时，通过程序计数器可以知道应该执行哪一句指令不会存在内存溢出2、虚拟机栈2.1定义每个线程运行需要的内存空间，称为虚

MOWmsc·2023-11-20 00:57

基于Zynq FPGA对雷龙SD NAND的测试

文章目录一、SDNAND特征1.1SD卡简介1.2SD卡Block图二、SD卡样片三、Zynq测试平台搭建3.1测试流程3.2SOC搭建四、软件搭建五、测试结果六、总结一、SDNAND特征1.1SD卡简介

PPRAM·2023-11-19 18:01

ZYNQ7020 FPGA如何从Flash启动的详细步骤

ZYNQFPGA程序固化FLASH一、创建BOOT.bin工具vivado2017.41创建工程。包括创建工程，编写程序，添加约束。2创建一个BD文件。

硬是要得·2023-11-19 13:36

ZYNQ_project:uart(odd,even)

概念：UART（UniversalAsynchronousReceiver-Transmitter）：即通用异步收发器，是一种通用串行数据总线，用于异步通信。一般UART接口常指串口。UART在发送数据时将并行数据转换成串行数据来传输，在接收数据时将接收到的串行数据转换成并行数据。单工通信：数据只能沿一个方向传输。半双工通信：数据可以沿两个方向传输，但需要分时进行。全双工通信：数据可以同时进行双向

warrior_L_2023·2023-11-19 07:32

[ZYNQ]开发之基于 AN108 模块的ADC 采集以太网传输

二、任务分析本实验的硬件设计部分及vitis均参照了ALINXFPGAZYNQUltrascale+MPSOC教程中实验基于AN9280模块的ADC采集以太网传输，其B站视频链接如下【62】ALINXZynqMPSoCXILINXFPGA

Laid-back guy·2023-11-19 06:24

zynq使用lwip远程更新flash

1.目的zynq通过使用以太网实现远程更新flash，同时实现不断电重启，方便用户升级2.硬件环境vivado2018.2使用zynq7开发板zedboard，只需要搭建最小系统包括以太网、uart、flash

weixin_43189165·2023-11-19 06:23

ZYNQ学习之路(一)：LWIP数据传输与数据处理(一)（PS处理）

梅菜扣肉鱼丸粗面·2023-11-19 06:22

Zynq-LWIP上行传输大批量数据方法说明

此篇是我在学习中做的归纳与总结，其中如果存在版权或知识错误或问题请直接联系我，欢迎留言。PS:本着知识共享的原则，此篇博客可以转载，但请标明出处！目录1.项目简介：1.1完成功能：1.1使用工具：2.LWIP141+DMA上行传输数据2.1LWIP1412.2PS端代码开发2.3PC端网络配置3.高速数字系统时钟设计-AD95164.高速ADC--ADS62P495.测试MATLAB读取TXT数据

虚怀若水·2023-11-19 06:18

Zynq上用Lwip接收命令，发送数据

趁着假期，把Lwip做了一个初步的了解。主要的学习资源都来自于Xilinx的官方例子，还有FPGADesigner同学的blog。年纪大了，一边带孩子一边学习，效率实在低。还有很多地方搞不明白，只有在以后的日子里慢慢补。一、设计PL端产生数据，发送到双口RAM，写完数据后给一个done信号到gpio，gpio接收信号，产生中断，PS端将RAM里的数据用网口发送到上位机。上位机通过网口下发PL端写数

头有点晕™·2023-11-19 06:17

ZYNQ多通道数据采集与LWIP传输系统

Zynq数据采集系统一、系统设计系统结构如图所示。PS将网络传输进来的参数通过BRAM传递到PL；PL将AD采样数据通过DMA传输到PS，PS收到中断后通过LWIP发送到上位机。

Xionq·2023-11-19 06:44

ISP 图像信号处理器数字IP实现

ZynqMP-ISPDemo基于KV260(ARM+FPGA)平台，设计实现了CIS(AR1335接在IAS1口)配置，MIPI接收，ISP处理，DP显示。3MP-RAW10@30FPS。

Ryan_bian·2023-11-18 20:45

2、ffmpeg系列学习——FFmpeg命令行工具

FFmpeg命令行语法FFmpeg命令行语法是指使用FFmpeg进行媒体处理时所使用的命令格式和语法规则。在使用FFmpeg时，需要按照一定的语法格式来输入命令，以指定媒体处理的具体操作。下面是一些常用的FFmpeg命令行语法：输入文件格式指定要处理的媒体文件的格式和路径，例如：ffmpeg-iinput.mp4输出文件格式指定输出媒体文件的格式和路径，例如：ffmpeg-iinput.mp4ou

ayou_llf·2023-11-18 18:39

ZYNQ-RAM

RAM是FPGA中常用的基础模块，可广泛应用于缓存数据。本实验主要介绍RAM的读写操作。Xilinx在VIVADO已经提供RAM的IP核，通过IP核例化一个RAM,根据RAM的的读写时序来写入和读取RAM中存储的数据。通过在线逻辑分析仪Ila，观察RAM的读写时序和RAM中读取的数据。1、创建Vivado工程新建ram_tst工程，然后再工程添加RAMIP,具体步骤如下：1）点击IPcatalog

冬日暖杨杨·2023-11-17 04:07

ZYNQ之FPGA 片内RAM读写测试实验

文章目录前言一、添加RAMIP核二、编写测试程序三、添加ILA四、分配管脚五、Simulator仿真六、硬件调试总结前言本实验的主要内容是介绍如何使用FPGA内部的RAM以及程序对该RAM数据的读写操作。Vivado软件中提供了RAM的IP核,我们只需通过IP核例化一个RAM，根据RAM的读写时序来写入和读取RAM中存储的数据。一、添加RAMIP核首先创建一个名为ram_test的工程，具体的步骤

西岸贤·2023-11-17 03:36

【ZYNQ】从入门到秃头07 FPGA 片内 RAM && ROM 读写测试实验

文章目录FPGA片内RAM读写测试实验实验原理创建Vivado工程RAM的端口定义和时序测试程序编写VerilogIO约束Testbeachsimulation仿真板上验证添加ILAIP核生成bitstreamFPGA片内ROM读写测试实验创建ROM初始化文件添加ROMIP核ROM测试程序编写绑定引脚testbeach仿真FPGA片内RAM读写测试实验实验原理Xilinx在VIVADO里为我们已经

“逛丢一只鞋”·2023-11-17 03:05

ZYNQ 通过GP总线读取PL端RAM存储的数据

一，RAM介绍1，BRAM（BlockMemory）是zynqPL端的存储RAM单元，可以配置为双口RAM，用于实现Zynq中PS端到PL端的数据交互和共享，也就是将数据写入共同可访问的数据空间，PS和

寒听雪落·2023-11-17 03:35

ZYNQ IP核之RAM

Xilinx7系列器件内部的BRAM全部是真双端口RAM（TrueDual-Portram，TDP），这两个端口都可以独立地对ZYNQPL部分的BRAM进行读/写。也可

m0_46521579·2023-11-17 03:34

ZYNQ&FPGA RAM IP核实验

RAMIP核介绍RAM的英文全称是RandomAccessMemory，即随机存取存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，其读写速度是由时钟频率决定的。RAM主要用来存放程序及程序执行过程中产生的中间数据、运算结果等。

Nadukab·2023-11-17 03:34

Xilinx ZYNQ学习笔记（2）——PS端读写单口BRAM

ZYNQ的每一个BRAM大小为36KB，7020的BRAM有140个（4.9M），7030有265个（9.3M），7045有545个（19.2M）。

TerayTech·2023-11-17 03:34

【FPGA】zynq 单端口RAM 双端口RAM 读写冲突写写冲突

RAMRAM读写分类RAM原理及实现RAM三种读写模式不变模式写优先读优先单端口RAM伪双端口RAM真双端口RAM读写冲突和写写冲突读写冲突写写冲突总结：RAMRAM的英文全称是RandomAccessMemory，即随机存取存储器，简称随机存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址的存储单元中读出数据，其读写速度是由时钟频率决定的。具体的分类讲解可以看SDRAM

Z小旋·2023-11-17 03:29

AXI协议详解（四）

本周我们将在ZYNQ中测试一下之前的从机是否真的能满足功能，回复AXI4可以获取最新的rtl设计以及zynq下的测试环境，有条件的朋友可以实际看下效果~先说最重要的部分，本次测试发现之前的从机的几处错误

TechDiary·2023-11-16 21:00

Xilinx Zynq UltraScale系列高端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供5套工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优缺点4、详细设计方案设计原理框图OV5640及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正AXI4-StreamSubsetConverterVDMA图像缓存DP输出5、vivado工程1：Xczu4ev版本FPGA逻辑设计Vi

9527华安·2023-11-16 16:23

ucos iii在zynq上的移植

介绍软件要求硬件要求硬件设计步骤1.调用VivadoIDE和创建项目步骤2.创建一个IP集成器设计第3步：添加和设置ZYNQ处理器系统的IP块步骤4.自定义ZYNQ块我们的设计第5步：添加软外设第6步：

kobesdu·2023-11-16 01:24

企业微信机器人

原创2020-12-2最重要事情【免责声明】：此系列文章主要关于xposed的相关学习，以下所提及到的所有方式皆为学习，如有他人使用本系列学习文章中所提及的知识点用于其他非法用途，本人不承担由此造成的任何后果

Androidcc·2023-11-16 00:21

ZYNQ_project：ram_dual_port

伪双端口ram：写端口：clk_w,en_A,we_A,addr_A,din_A;读端口:clk_r,en_B,addr_B;dout_B.设计读写模块，写入256个数据，再读出256个数据。输入时钟100Mhz，输出时钟50Mhz。多bit数据，高速时钟域到低速时钟域处理。模块框图：代码：moduleram_real_wr(inputwireclk_w,inputwireclk_r,inputw

warrior_L_2023·2023-11-15 11:05

Xilinx Zynq 7000系列中端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供5套工程源码和技术支持

MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存AXI4-StreamtoVideoOutHDMI输出5、vivado工程1：Zynq7020

9527华安·2023-11-15 10:22

ultrascale+mpsoc系列的ZYNQ中DDR4参数设置说明

ultrascale+mpsoc系列的ZYNQ中DDR4参数设置说明标题1概述标题2讲述平台标题3ZYNQ的DDR设置界面参数标题4DDR参数界面说明如下标题1概述本文用于讲诉ultrascale+mpsoc

风中月隐·2023-11-15 09:29

petalinux使用串口传输文件到板子

我ZYNQ板子无网口，无USB,无SD卡，无EMMC，只有串口和flash，为了调试处理：一，先新建一个app，一起编译到根文件系统到时候一起烧写到flash里面二，下载链接：lrzsz.

寒听雪落·2023-11-15 07:03

ZYNQ调试w25q128bv做flash启动系统

其中烧写和配置的时候，image.ub.bin偏移地址都是0x520000烧写，然后启动U-Boot2018.01-00083-gd8fc4b3b70(Nov132023-03:29:36+0000)XilinxZynqZC702Board

寒听雪落·2023-11-15 07:33

非petallinux操作的xilinx zynqmp openamp核间通信框架搭建核测试（APU ：linux2021 + rpu1（裸机)）

不使用petallinux构建apu核rpu之间的核间通信一：首先需要在RPU中创建openamp裸机程序：居于openamp框架实现rpmag通信打开vitis平台将xsa导入并创建平台工程，然后再平台工程中找到platform.spr文件并打开，可以看到平台添加的cpu核支持包：首先需要在平台下面对应的芯片中，打开boardsupport支持包（modifyBSPsetting），选中里面的l

kissskill·2023-11-15 06:00

Opengl ES系列学习--光照基础

本节我们来学习一下光照基础的知识，理解了原作者的讲解，我们就应该能提炼出本节的重点就是冯氏光照模型。之前我们已经说过了，后面的效果实现都是把前人总结好的原理计算出来。冯氏光照模型介绍如下：上面的四张效果图看着就非常明显了，第一张是环境光，第二张是漫反射，第三张是镜面反射，第四张是所有效果的综合，也就是我们眼睛看到的效果。颜色的处理是在片段着色器中，分别把三部分反射因子相加，然后乘以物体本身的颜色就

红-旺永福·2023-11-15 06:22

ZYNQ实验--Petalinux--Linux C 编程入门

LinuxC编程入门在Windows下我们可以使用各种各样的IDE进行编程，比如强大的VisualStudio。Ubuntu下也有一些可以进行编程的工具，但是大多都只是编辑器，也就是只能进行代码编辑，如果要编译的话就需要用到GCC编译器，使用GCC编译器肯定就要接触到Makefile。本文就讲解如何在Ubuntu下进行C语言的编辑和编译、GCC和Makefile的使用和编写。实验环境：Ubun

伊丽莎白鹅·2023-11-14 08:56

petalinux添加AD9361驱动

文章目录一、准备工具二、步骤需要petalinux2016.2包含AD9361驱动的Linux内核（xcomm_zynq_4_4）一、准备工具ADI提供的AD9361Linux驱动：https://wiki.analog.com

行走的X君·2023-11-13 22:47

linux下c网络编程实现串口与网口的信息透传_基于AD9361的简易频谱分析仪设计与实现...

本文设计了基于ZYNQ系列SoC(Systemonchip)和AD9361实现的简易频谱分析仪，频谱数据可以通过串口发送给上位机，并在上位机中通过MATLAB进行数据处理和分析。

weixin_39612057·2023-11-13 22:16

AD9361+zedboard(ZYNQ7020)的SDK工程(上)

1.准备工具vivado2018.3HDL源码：https://wiki.analog.com/resources/fpga/docs/releasesno_os：https://github.com/analogdevicesinc/no-OS注意：HDL源码下载的版本要与vivado一致，我这里是2018.3HDL版本选择2.构建vivado工程2.1编译源文件解压下载的HDL文件的压缩包进入

qq_35398084·2023-11-13 22:14

计算机网络原理系列学习笔记（二）——应用层

前言网课学习的视频来源：b站《自考04741计算机网络原理》本章知识结构计算机网络应用体系结构网络应用通信基本原理域名系统万维网应用Internet电子邮件FTPP2P应用计算机网络应用体系结构三种类型：客户/服务器(C/S）结构：最主要的特征是通信只在客户与服务器之间进行，客户与客户不进行直接通信。P2P(PeertoPeer)结构：每个对等端都同时具备C/S应用的客户与服务器的特征，是一个服务

爱喝粥的Young同学·2023-11-13 17:29

zynq双核AMP实验之cpu1唤醒代码

一·多核CPU的运行模式从软件的角度看，多核处理器的运行模式有AMP（非对称多处理）、SMP（对称多处理）和BMP（受约束多处理）三种运行模式。 AMP运行模式指多个内核相对独立的运行不同的任务，每个内核相互隔离，可以运行不同的操作系统（OS）或裸机应用程序。 SMP运行模式指多个处理器运行一个操作系统，这个操作系统同等的管理多个内核，如PC电脑。 BMP运行模式与SMP

卡ka罗特·2023-11-13 14:16

ZYNQ PS端的Cache问题

ZynqCache问题的解决方法-Kevin_HeYongyuan-博客园(cnblogs.com)zynq双核AMP实验之cpu1唤醒代码_xil_settlbattributes-CSDN博客内存与

NoNoUnknow·2023-11-13 14:07

Xilinx DDR3 MIG系列——Xiinx DDR3官方手册ds176_7series_MIS

针对XilinxZynq-7000AllProgrammableSoCand7seriesFPGAs，提供了两份官方手册，

小灰灰的FPGA·2023-11-13 09:05

FFmpeg简介1

适逢FFmpeg6.1发布，准备深入学习下FFmpeg，将会写下系列学习记录。在此列出主要学习资料，后续再不列，感谢这些大神的探路和分享，特别是雷神，致敬！

huntenganw·2023-11-13 03:29

【ZYNQ】从入门到秃头06 Vivado下的IP核MMC/PLL实验

文章目录实验原理创建Vivado工程仿真板上验证生成其他PLL信号很多初学者看到板上只有一个50Mhz时钟输入的时候都产生疑惑，时钟怎么才50Mhz？如果要工作在100Mhz、150Mhz怎么办？其实在很多FPGA芯片内部都集成了PLL，其他厂商可能不叫PLL，但是也有类似的功能模块，通过PLL可以倍频分频，产生其他很多时钟。本实验通过调用PLLIPcore来学习PLL的使用、vivado的IPc

“逛丢一只鞋”·2023-11-12 19:57

ZYNQ_project:IP_ram_pll_test

例化MMCMip核，产生100Mhz，100Mhz并相位偏移180，50Mhz，25Mhz的时钟信号。例化单口ram，并编写读写控制器，实现32个数据的写入与读出。模块框图：代码：moduleip_top(inputwiresys_clk,inputwiresys_rst_n,outputwire[7:0]douta,outputwireclk_100Mhz,outputwireclk_100Mh

warrior_L_2023·2023-11-12 19:22

推荐频道

ZYNQ系列学习