软件版本：VIVADO2017.4操作系统：WIN1064bit硬件平台：适用米联客ZYNQ系列开发板米联客(MSXBO)论坛：www.osrc.cn答疑解惑专栏开通，欢迎大家给我提问！！

《ZYNQMPSoC开发平台Vitis应用教程》学习第一章体验ARM，裸机输出“HelloWorld”文章目录《ZYNQMPSoC开发平台Vitis应用教程》学习准备批处理下载QSPIFlash批处理建立

工程建好后新建设计点击加号添加ZYNQ双击ZYNQ进行配置，配置方法可以看我之前的文章：在Vivado中，配置RFSOC的ZYNQ-CSDN博客虽然板子不一样，但是原理是一样的。

AI教我学编程系列学习第二课—C#变量类型上节回顾知识梳理C#`基本`变量类型对话AI分歧产生本段总结它说得对吗？

AI教我学编程系列学习第三课—C#关键字前言重点先知关键字分类保留字上下文关键字对话AI首遇波澜调整指令第一次第二次第三次直到我提出如下指令人工智能？阶段总结知识拓展1、Ecma和ISO是什么？

170.练就以苦为乐的境界-范仲淹一个可以“以苦为乐”的人。把受苦转化成乐趣的人，当很多人觉得生活是苦的时候，我们来看看范仲淹。成语“划粥断齑ji”指的就是范仲淹。以苦为乐的基础来自于一个人强大的精神追求。也是把自身的身体感观享受放一边，寻找到内心里更大的精神满足。如果你觉得现在的生活不快乐，可以尝试调整一下看能否产生新的精神追求，新的追求一变，生活的苦与享受方式即变。171.什么叫志向？什么叫野

目录第一部分、实验说明1、点名过来看2、实验说明2.1、涉及到的知识2.2、使用的硬件3、测试效果3.1、实验一效果3.2、实验二效果4、写在前面5、参考文献第二部分、硬件搭建第三部分、实现方法1、实验一1.1、实验一原理图1.2、MATLAB图片转换代码1.2、C代码1.3、vivado工程链接2、实验二2.1、实验二原理图2.2、C代码2.3、vivado工程链接第四部分、总结第一部分、实验说

1.说明本文仅对创建工程的一些问题进行记录，不会对每个步骤都进行记录。2.vivado2023与vivado2018在在进行纯ps平台开发时BlockDesign设计的区别2.1问题描述如下红框中的信号都是连接到PL端的信号，在vivado2018中进行纯ps开发时，这些信号都是不必要的，可以全部删除,生成sdk工程也不会有什么问题。M_AXI_GP0：axilite主接口。M_AXI_GP0_A

ROS系列学习教程(总目录)文章目录一、设置Ubuntu的软件和更新二、添加源三、添加密钥四、更新软件包索引五、安装ROS六、设置环境变量七、安装其他工具和依赖关系八、初始化rosdep国内版rosdep1

ROSLearning一、ROS概览1.1ROS简介Tobecontinued…1.2ROS安装Ubuntu安装ROS详细教程（以最后一个ROS1版本Noetic为例）1.3ROSHelloWorldROS创建工作空间添加包并编译ROSHelloWorld1.4ROS架构ROS架构：文件系统-计算图二、ROS通讯机制2.1话题通讯（Topic）ROS话题(Topic)通信：通信模型、HelloWo

问题使用Ubuntu通过SSH连接ZynqLinux时报如下错误：Permissiondenied,pleasetryagain.拒绝许可，请重试。

VivadoHLS的功能简单地来说就是把C、C++或SystemC的设计转换成RTL实现，这样就可以在XilinxFPGA或Zynq芯片的可编程逻辑中综合并实现，我们仍然是在进行硬件设计，只不过使用的不再是

前言需要在ZYNQ平台上使用DMA驱动，裸机的还到好说，Linux下的DMA驱动框架复杂，这对本身不是搞驱动的我难度太大。自己动手丰衣足食，但是试错成本很大，记录下来希望能给后来者帮助。

directmemoryassess直接内存访问，不在cpu干预的模式下完成数据的交互，节省cpu资源DMACR:DMA控制寄存器DMASR:DMA状态寄存器在Xilinx的产品中有硬核DMA和软核DMA之分，如ZYNQ

Hello-FPGAZYNQ设计开源啦！

directmemoryaccess，在FPGA系统中，常用的几种DMA需求：1、在PL内部无PS（CPU这里统一称为PS）持续干预搬移数据，常见的接口形态为AXIS与AXI，AXI与AXI；2、从PL与PS之间搬移数据，对于ZYNQ

深入SpringAOP——揭开代理的神秘面纱一、动态代理的实现原理二、CGLIB字节码增强的实现原理三、结语上一章节，我们体验了SpringAOP强大的能力的同时，是不是也想弄明白，它是怎么原理是什么呢？如果自己要做一个类似的框架，应该怎么做呢？带着这样的疑问我们一起来深入学习下。生活中其实也有很多类似的情形，比如名星，一般都会有经纪人，由经纪人负责接洽各种工作，名星只在活动开始时参加即可。这种貌

目录第一部分、Zynq的中断系统及架构1、中断系统结构第二部分、各类中断对应的ID1、软中断SGI的ID2、私有中断PPI的ID3、共享SPI的ID（最常用）第三部分、常用中断初始化程序1、UART0中断配置代码

目录第一部分、Vivado软件与Notepad++联用的办法1、快速寻找Notepad++的安装路径的方法2、联用办法第二部分、Vivado软件与VScode联用的办法第三部分、配置过程中容易出现的问题第四部分、总结第一部分、Vivado软件与Notepad++联用的办法1、快速寻找Notepad++的安装路径的方法第一步、开始，找到软件，右键，打开文件位置第二步、打开属性，复制路径，下面有用2、

目录第一部分、基础知识1、多核CPU三种主要运行模式2、ZYNQ内部FSBL涉及到的启动过程2.1、BootRom是啥？2.2、FSBL是啥？

板卡对外提供1个X8GTX背板互联接口、2路千兆以太网及多种数字通信IO接口，板卡采用Xilinx的高性能ZYNQ系列SOC作为实时处理器，实现数据的采集、处理、以及背板接口互联。

目录一、下载ThinkPHP6二、目录结构三、部署，配置虚拟域名一、下载ThinkPHP6在指定目录（www目录）下打开cmd，使用composer下载thinkphp6，命令后面的thinkphp6就是下载的目录名，可以随意修改。composercreate-projecttopthink/thinkthinkphp6二、目录结构下载后，查看目录结构，tp6的目录结构和tp5不同，默认是单应用（

https://www.cnblogs.com/gary-zhang/p/15878443.html之前刚开始学FPGA的时候用的是基于spartan的FPGA开发板，当上手ZYNQ后一直以为ZYNQ就是在资源上做了升级

Spring框架下的面向切面编程AOP一、AOP的理念及其在Spring中的实现二、Spring中的AOP的核心概念：三、AOP的应用示例1、引入依赖2、创建通知类3、测试4、调试四、精细化的切入一、AOP的理念及其在Spring中的实现面向切面编程（AOP）跟面向对象编程（OOP）一样，是现代软件工程的精炼理念，但你认为它们有什么区别吗？如果把面向对象编程比喻成一块奶酪，那么面向切面编程就像是奶

本来打算速通一下v1到v8，不过发现到v5的源码是真的多，太菜了，研究了好几天！！目录YOLOv5结构YOLOv5网络结构1.C3模块：2.SPPF模块3.使用siLU激活函数YOLOv5代码解读1.YOLOv5l.yaml配置文件2.yolo.py文件1.parse_model函数2.从配置文件中提取backbone和head，循环列表，创建网络结构3.Detect类4.model类3.trai

1、FFmpeg简介FFmpeg是一款开源的跨平台音视频处理工具，可以完成音视频的采集、转码、过滤、解码、编码、封装等任务。它由C语言编写而成，支持多种音视频格式，包括但不限于MP4、AVI、MOV、FLV、MP3、AAC等等。FFmpeg可以运行在各种主流操作系统上，如Windows、MacOS、Linux等。FFmpeg在视频领域拥有很高的知名度，很多开源软件（如VLC、HandBrake）都

SPI的工作模式/**SettheSpideviceasamaster.Externalloopbackisrequired.*/XSpiPs_SetOptions(SpiInstancePtr,XSPIPS_MASTER_OPTION|XSPIPS_FORCE_SSELECT_OPTION);XSpiPs_SetClkPrescaler(SpiInstancePtr,XSPIPS_CLK_PRE

然后，针对这些疑问，开始学习台湾老师李宏毅的视频、吴恩达的视频或者国内知名学者的一些视频，接着寻找一系列学习资源，最后，开始怀疑自己，到底在学习什么。以上出现的情景，正是本人遇到的。

前言本实验使用ZYNQ的PL(FPGA)对LMX2571芯片进行配置，以下连接为相关的原理和软件使用资料。

对于硬中而言，需要设置将中断映射到哪个cpu上，其函数为XScuGic_InterruptMaptoCpu(&ScuGic,1,F2P_INTR1_ID);同时需要设置硬中断的触发类型及其触发优先级，同样优先级会先执行中断号小的，其函数为：XScuGic_SetPriTrigTypeByDistAddr(DIS_ADDR,F2P_INTR1_ID,0x20,0x03);intinitSwIntr(

uart中断初始化流程intSetupInterruptSystem(INTC*IntcInstancePtr,XUartPs*UartInstancePtr,u16UartIntrId){intStatus;/**Initializetheinterruptcontrollerdriversothatit'sreadyto*use.*/Xil_ExceptionInit();GicPtr=XSc

首先打开EMIO，比如iic需要2个接口，那就打开两个emio-gpio口，在这配置zynq时记得打开spi、iic接口，在arm上初始化iic、spi等接口，记得绑定。

一，原理SFP接口的FPGA开发板可以通过安装SFP转RJ45模块或者直接通过光纤进行以太网通信。上层协议就是用户实际收发的有效数据部分，而“TriModeEthernetMAC”IP核负责处理以太网的MAC，以及通过GMII接口和“1G/2.5GEthernetPCS/PMAorSGMII”IP的接口GMII接口通信。2，SFP信号定义：SFP屏蔽笼插入千兆SFP转RJ45电口或者光模块。3，原

目录1.寻迹模块2.寻光模块3.跟随模块1.寻迹模块寻迹模块的实现需要两个TCRT5000传感器。简单地说，检测到黑线输出低电平，检测到白线输出高电平。因此两个TCRT5000放在黑色地面的白线循迹线左右，左边检测到白线左转，右边检测到白线右转，都是黑的前进，都是白线停止。算法比较容易实现。OUT信号输出，黑色为0，白色为1VCC5V供电GND接地代码如下：//寻迹模式elseif(data==8

目录1.色块识别设计思路2.OpenMV代码3.Arduino代码4.Verilog代码1.色块识别设计思路对于色块识别功能，我想让OpenMV检测色块，在数码管上显示。OpenMV的通信也是串口通信，实现比较耗时。由于之前的红外遥控已经外接了Arduino，因此我依然借助Arduino对红绿蓝进行编码，使用两个IO实现信息传递，在FPGA上进行译码，最后根据对应的信息实现数码管显示。流程如下:2

目录1.稳压模块设计1.1LM317可调稳压1.2LM2596-5V1.3AMS1117-3.3V2外围电路设计3.电源模块原理图1.稳压模块设计我们的小车使用7.4V的锂电池供电，无法直接为各模块和FPGA供电。因此需要设计稳压模块。多方面考虑，我们选择使用LM317设计线性可调稳压，使用LM2596和AMS1117设计7.4V-5V-3.3V的稳压模块。5V与3.3V给模块与FPGA供电，可调

目录1.驱动电路2.TB6612FNG介绍3.电路原理图1.驱动电路FPGA的引脚电流都比较小，一般为几十微安，但是驱动电机的电流远大于此。因此需要一个电机驱动模块来作为桥梁，连接FPGA与电机。2.TB6612FNG介绍为了驱动四路电机，我使用了两个TB6612FNG，设计简单，体积小，功能完整。我使用的是TB6612FNG芯片，焊接有一定难度，可根据需要选择直插模块，两者没有区别。（芯片）（模

我使用的FPGA是Xilinx的PYNQ-7020（ZYNQ-Z2），在Vivado2018.3平台使用Verilog进行编程。

在之前的文章中具体控制代码已经全部进行了分析与解释，顶层模块进行模块的输入输出的定义、内部变量的定义、模块的实例化与蓝牙信号的判断。代码如下：moduletop_modlue(inputclk,//系统时钟inputreset,//复位按键inputrx,//蓝牙接收inputwire[3:0]signal,//红外信号inputwireEcho,//超声波接收input[3:0]track,//

在电子技术与创新的课设中我选择了这个题目，在设计的时候遇到了非常多的问题，但是网上的对应资料又非常少，因此在完成设计之后，我把设计方法与代码在这篇博客中分享出来，希望能对需要的人有所帮助。目录1.题目2.题目分析：3.器件使用4.工程文件5.传送门1.题目基于FPGA的多功能小车1、基本要求设计一个多功能的智能小车，通过多传感器的数据融合可以实现智能小车的红外避障、循迹、寻光、红外遥控、无线蓝牙、

目录1.蓝牙模块介绍2.UART介绍3.Verilog代码：3.1Uart_RX模块：3.2分频模块：3.3Uart驱动模块3.4Uart控制模块4.总览1.蓝牙模块介绍我使用的是JDY-31蓝牙模块，在连线中，要注意RX-TX,TX-RX。即FPGA约束的TX对应蓝牙模块的RX，约束的RX对应蓝牙模块的TX。2.UART介绍蓝牙模块使用UART串口通信协议，具体介绍如下：UART（通用异步收发器

这篇文章主要是针对之前博客的下列文章的总结版本：《设计模式系列学习笔记》《Kotlin核心编程》笔记：设计模式【Android知识笔记】FrameWork中的设计模式主要为了在学习了Kotlin之后，将

目录前言0.简述1.算法动机&开创性思路2.主体结构2.1相机支路2.2点云支路2.3Fusion3.损失函数4.性能对比总结下载链接参考前言自动驾驶之心推出的《国内首个BVE感知全栈系列学习教程》，链接

一，复旦微和XILINX对比（我的了解）1，复旦微ZYNQFPGA开发工具是Procise，ARM开发工具是IAR；2，它与xilinxZYNQ不同的是，xilinx移植的是两个ARMCONTEXA9或者高端

FMQL开发流程整体开发流程如下：具体开发流程：Vivado工程搭建首先根据自己项目的功能需求，结合原理图，明确vivado工程中所需搭建的PS和PL部分的资源。搭建使用的是vivado2018.2版本的vivado创建vivado工程：双击vivado软件，打开后点击CreateProgect选项点击next，输入工程名字，选择保存路径，勾选CreateProjectSubdirector，路径

个月后，就每天都在加班，现在公司实行996，快递已经6天没拿啦，也不知道给我退回没..........今天星期六，记录一下这几天工作的事现在在学习调高精度授时仪的软件，主要学习ARM的部分1.下载软件到ZYNQ

Spring数据访问一、Spring中的JDBC模板介绍1、新建SpringBoot应用2、引入依赖：3、配置数据库连接，注入dbcTemplate对象，执行查询：4，测试验证：二、整合MyBatisPlus1，在你的项目中添加MyBatisPlus的依赖：2，配置Mapper扫描路径3，创建Mapper4,在服务类中，使用Mapper进行数据库操作：欢迎回来，亲爱的朋友们！上一章我们介绍了Spr

基于CSA的污点分析污点分析基于CSA的实现操作符集合的定义Sources和PropagatorsSinksFiltersChecker执行过程总结参考文献污点分析污点分析是数据流分析的一个特例（taintanalysisisaspecialcaseofdataflowanalysis.）涉及到的一些概念如下：从xxx到yyy的数据流记为x→yx\rightarrowyx→y，任何引起数据拷贝的操

露易丝·格丽克的疼痛之诗柳向阳最初读到格丽克，是震惊！仅仅两行，已经让我震惊——震惊于她的疼痛：我要告诉你件事情：每天人都在死亡。而这只是个开头。露易丝·格丽克的诗像锥子扎人。扎在心上。她的诗作大多是关于死、生、爱、性，而死亡居于核心。经常像是宣言或论断，不容置疑。在第一本诗集中，她即宣告：“出生，而非死亡，才是难以承受的损失。”（《棉口蛇之国》）从第一本诗集开始，死亡反复出现，到1990年第五本

本文为《汉语诗律学》系列学习笔记。这套书分上下册，我现在已经进入第一册最后一章。之所以断断续续地在更新，一因时间有限，二因有时候书上内容看不懂，需要沉淀一段时间再来反复阅读理解。