ZYNQ系列学习

【ZYNQ 详细案例五】采用AXI4总线封装自定义VGA显示IP核 显示自定义图片或者字符内容 基于ZEDBOARD

【ZYNQ详细案例五】采用AXI4总线封装自定义VGA显示IP核彩条实验基于ZEDBOARD第一部分：PL部分首先我们先创建工程然后创建blockdesign添加PS处理器自动配置ZEDBOARD的预设
Taneeyo·2023-12-04 19:48

【【ZYNQ-自定义IP核-IP核封装于接口定义实验】】

ZYNQ-自定义IP核-IP核封装于接口定义实验我们应该怎么封装用一个示例我们自动生成的是这个样子的对比一下真实的顶层文件moduledvi_transmitter_top(2inputpclk,//pixelclock3inputpclk_x5
ZxsLoves·2023-12-04 19:18

赛灵思 TSN 解决方案

赛灵思TSN解决方案赛灵思TSNIP支持软件支持内核配置设备树TSN系统流量类PCP和流量等级生成TSN流量：ConvertingLegacyApplicationstoTSN支持的PTP配置文件zynqmp
李易达·2023-12-04 00:22

【古月居《ros入门21讲》学习笔记】09_订阅者Subscriber的编程实现

目录说明：1.话题模型图示说明2.实现过程（C++）创建订阅者代码（C++）配置发布者代码编译规则编译并运行编译运行3.实现过程（Python）创建订阅者代码（Python）运行效果说明：1.本系列学习笔记基于
日有所得·2023-12-03 00:02

“合规践行”——2018农行武汉何家垅支行合规文化建设工作总结

更好的完成合规文化的建设，进一步体现我行“审慎合规、优化结构、提质增效、严控风险”的工作思路，并切实管控好各类风险，为促进金融市场业务规范有序开展创造有利条件，何家垅支行组织网点全员开展了以“合规经营，稳健发展”为主题的系列学习活动
改个名字藏起来·2023-12-02 01:12

处理器及微控制器：XCZU15EG-2FFVC900I 可编程单元

XCZU15EG-2FFVC900I参数：Zynq®UltraScale+™MPSoC系列基于Xilinx®UltraScale™MPSoC架构。
YHPsophie·2023-12-01 17:18

【【FPGA中断的介绍附上 上个MicroBlaze 代码的解析】】

结构和代码本次实验参考自正点原子达芬奇开发板MicroBlaze开发我们可以看出我们圈画了一个中断控制器IP还有一个是我们构建的软核microblaze和挂载的BRAM用来当作原本内核的DDR存储我之前用的是带硬核的zynq
ZxsLoves·2023-12-01 16:40

TCP解帧解码、并发送有效数据到FPGA

参考：正点原子启明星ZYNQ之嵌入式SDK开发指南_V2.0：第三十九章基于TCP协议的远程更新QSPIFlash实验和第十五章基于BRAM的PS和PL的数据交互TCP接收、解帧功能的实现在正点原子提供的
灵风_Brend·2023-12-01 13:02

【古月居《ros入门21讲》学习笔记】12_服务端Server的编程实现

目录说明：1.服务模型说明2.实现过程（C++）创建服务器代码（C++）配置服务器代码编译规则编译运行3.实现过程（Python）创建服务器代码（Python）运行效果说明：1.本系列学习笔记基于B站：
日有所得·2023-12-01 09:12

【古月居《ros入门21讲》学习笔记】18_常用可视化工具的使用

rqt_plot图像渲染工具：rqt_image_view综合工具：rqt2.三维可视化工具：RvizRviz启动使用示例3.仿真平台：GazeboGazebo启动模型环境查看选择模型环境打开说明：1.本系列学习笔记基于
日有所得·2023-12-01 04:36

【古月居《ros入门21讲》学习笔记】11_客户端Client的编程实现

目录说明：1.服务模型2.实现过程（C++）创建功能包创建客户端代码（C++）配置客户端代码编译规则编译运行3.实现过程（Python）创建客户端代码（Python）运行效果说明：1.本系列学习笔记基于
日有所得·2023-12-01 04:04

【gRPC系列学习】反射Reflection

在我们之前的章节中，都是优先生成pb文件，再编译客户端服务。如果开始客户端并不知道proto文件，则无法完成服务调用。gRPC反射是在服务端定义一个服务，提供该服务端上课公开访问的所有gRPC服务信息，客户端不需要预编译服务定义就能与服务端进行通信。本系列gRPC学习大纲：1.服务端支持反射1）复制learn01到learn182）服务端调用reflection.Register支持反射功能//创
明神特烦恼·2023-11-30 14:46

一. BEV感知算法介绍

BEV感知方法分类4.1纯点云方案4.2纯视觉方案4.3多模态方案5.BEV感知算法的优劣6.BEV感知算法的应用介绍7.课程框架介绍与配置总结下载链接参考前言自动驾驶之心推出的《国内首个BVE感知全栈系列学习教程
爱听歌的周童鞋·2023-11-30 07:02

【古月居《ros入门21讲》学习笔记】08_发布者Publisher的编程实现

创建功能包创建发布者代码（C++）配置发布者代码编译规则编译并运行编译运行3.实现过程（Python）创建发布者代码（Python版本）运行velocity_publisher.py文件运行效果说明：1.本系列学习笔记基于
日有所得·2023-11-29 20:34

【古月居《ros入门21讲》学习笔记】14_参数的使用与编程方法

++）创建功能包参数命令行的使用YAML参数文件rosparam命令使用示例编程方法（C++）配置代码编译规则编译并运行编译运行3.实现过程（Python）编程方法（Python）运行效果说明：1.本系列学习笔记基于
日有所得·2023-11-29 20:34

【古月居《ros入门21讲》学习笔记】16_tf坐标系广播与监听的编程实现

+）创建tf监听器代码（C++）配置tf监听器与广播器代码编译规则编译并运行编译运行2.实现过程（Python）创建tf广播器代码（Python）创建tf监听器代码（Python）运行效果说明：1.本系列学习笔记基于
日有所得·2023-11-29 20:34

【古月居《ros入门21讲》学习笔记】15_ROS中的坐标系管理系统

tf坐标变换如何实现2.小海龟跟随实验安装ros-melodic-turtle-tf实验命令运行效果说明：1.本系列学习笔记基于B站：古月居《ROS入门21讲》课程，且使用的Ubuntu与ROS系统版本与课程完全一致
日有所得·2023-11-29 20:02

笔记-PC端wireshark采集FPGA数据的操作

wireshark采集FPGA的数据目录一、准备工作二、操作步骤一、准备工作1、软件：wireshark2、平台：PC（本人是win11）、带有以太网功能的zynq平台3、网线:用网线连接zynq板子和
彭飞万里·2023-11-29 16:20

工作室读书分享——《语文课程标准》（六）

语文学习任务群由相互关联的系列学习任务组成，共同指向学生的核心素养发展，具有情境性，实践性，综合性。
水墨青花_7e78·2023-11-29 05:29

Xilinx Zynq-7000系列FPGA多路视频处理：图像缩放+视频拼接显示，提供工程源码和技术支持

目录1、前言免责声明2、相关方案推荐FPGA图像处理方案FPGA图像缩放方案FPGA视频拼接叠加融合方案推荐3、设计思路详解HLS图像缩放介绍VideoMixer介绍4、vivado工程介绍PL端FPGA逻辑设计PS端SDK软件设计5、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项6、上板调试验证并演示准备工作输出静态演示输出动态演示7、福利：工程源码获取XilinxZy
9527华安·2023-11-29 05:45

学习使用Vivado和SDK进行Xilinx ZYNQ FPGA开发 | （四）安装并破解Modelsim | 2023.8.10/星期四/天气晴

系列文章目录学习使用Vivado和SDK进行XilinxZYNQFPGA开发|（一）开始学习使用Vivado和SDK进行XilinxZYNQFPGA开发|（二）学习方法选择学习使用Vivado和SDK进行
杨肉师傅·2023-11-29 00:21

学习使用Vivado和SDK进行Xilinx ZYNQ FPGA开发 | （三）安装并破解Vivado和SDK | 2023.8.9/星期三/天气晴

系列文章目录学习使用Vivado和SDK进行XilinxZYNQFPGA开发|（一）开始学习使用Vivado和SDK进行XilinxZYNQFPGA开发|（二）学习方法选择学习使用Vivado和SDK进行
杨肉师傅·2023-11-29 00:51

ZYNQ-Linux开发之（一）Vivado安装、SDK安装、License导入破解、Vivado无法正常启动等

Vivado及SDK工具安装1.1软件安装解压Xilinx_Vivado_SDK_2018.3_1207_2324.tar.gz，进入解压的目录，找到安装程序xsetup.exe，选中后鼠标右键以管理员身份运行，等待安装界面启动：弹出的安装界面显示连接到xilinx官网，选择“Ignore”，点击“Next”，进入下一步：勾选三个“IAgree”，同意使用协议、版权等，点击“Next”，进入下一步
披着假发的程序唐·2023-11-29 00:20

Hobbit玩转Zynq MPSoC系列之1：VCU解码+DP显示

  做图像处理的朋友们经常会有视频编解码的需求，常用的方法是要么增加一个专有芯片要么买专用的FPGA实现的IP，这都增加了设计复杂度以及成本，ZynqMPSoC的EV系列含有VCU视频编解码单元，就非常好的解决了这个问题
Humph-Hobbit·2023-11-28 07:59

第一章：赛灵思（Xilinx）的Zynq的多处理器片上系统（MPSoC）入门综述

第一章：赛灵思（Xilinx）的Zynq的多处理器片上系统（MPSoC）入门综述引言Zynq的多处理器片上系统（MPSoC）简介Xilinx片上系统（SoCs）发展简介设计方法引言本专栏对赛灵思（Xilinx
嵌入式技术·2023-11-28 07:56

赛灵思-Zynq UltraScale+ MPSoC学习笔记汇总

ZynqUltraScale+MPSoC学习目录：1、赛灵思-ZynqUltraScale+MPSoCs：产品简介2、赛灵思-ZynqUltraScale+MPSoC学习笔记：Petalinux2021.2
Kevin的学习站·2023-11-28 07:54

1、 赛灵思-Zynq UltraScale+ MPSoCs：产品简介

目录1、赛灵思-ZynqUltraScale+MPSoCs：产品简介1.1、ZynqUltraScale+MPSoCs简介1.2、ZynqUltraScale+MPSoC处理系统的主要特性1.2.1、功耗优先
Kevin的学习站·2023-11-28 07:53

Zynq和FPGA区别——快速认识Zynq开发

Zynq和FPGA区别——快速认识Zynq开发ZYNQ包含了2个部分，双核的ARM和FPGA。根据Xilinx提供的手册，用ARM实现的模块被称为PS，而用FPGA实现的模块被称为PL。
你的信号里没有噪声·2023-11-28 07:52

Zynq UltraScale+ MPSoC IPI 通信

目录前言一、原理二、c(app)工程创建前言MPsoc最大的特点是集成了4个A53和2个R5，只有异构通信才能发挥他的最大威力。本文参照其他文档，实现了裸跑的A53和R5IPI通信。提示：以下是本篇文章正文内容，下面案例可供参考一、原理1.UltraScale+MPSoC的ipi通道一共有11条，其中PMU_0~PMU3这4条固定分配给PMU，其余7条可以任意配置给APR（四个A53共用一个通道）
Bohai0525·2023-11-28 07:49

Xilinx ZynqMp VCU编解码

ZynqMPVCU是XilinxZynqUltraScale+MPSoC系列中的一个视频编解码单元，它提供了硬件加速的视频编解码功能，可以帮助开发人员更高效地实现视频应用。
JabinQu·2023-11-28 07:48

Xilinx ZYNQ UltraScale+系列产品介绍

关注、星标公众号，精彩内容每日送达来源：网络素材ZynqUltraScale+MPSoC是Xilinx推出的第二代多处理SoC系统，它在第一代Zynq-7000的基础上进行了全面升级。
Hack电子·2023-11-28 07:18

【VCU架构】Zynq UltraScale+ MPSoC的VCU架构

ZynqUltraScale+MPSoCZynqUltraScale+MPSoC的VCU架构文章目录ZynqUltraScale+MPSoC目标一、ZynqUltraScale+mpsoc:体系结构二、
你的信号里没有噪声·2023-11-28 07:47

ZYNQ进阶之路5--PS端hello xilinx zynq设计

在ZYNQ进阶之路1-4中我们大致了解了ZYNQPL端的开发流程以及使用verilog硬件描述语言写了几个硬件模块，希望大家在之前的章节中能有所收获，如果其中有技术上的问题属于博主技术知识有限希望读者多多谅解
鹏哥DIY·2023-11-28 07:05

ZYNQ_project:HDMI

实验目标：黑框的跳动。HDMI是新一代的多媒体接口标准，英文全称是High-DefinitionMultimediaInterface，即高清多媒体接口。它能够同时传输视频和音频，简化了设备的接口和连线；同时提供了更高的数据传输带宽，可以传输无压缩的数字音频及高分辨率视频信号。HDMI1.0版本于2002年发布，最高数据传输速度为5Gbps；HDMI2.0版本于2013年推出的，2.0理论传输速度
warrior_L_2023·2023-11-27 19:58

苍穹外卖项目解读(五 完结) POI Easyexcel excel操作

前言HM新出springboot入门项目《苍穹外卖》，笔者打算写一个系列学习笔记，“苍穹外卖项目解读”，内容主要从HM课程，自己实践，以及踩坑填坑出发，以技术，经验为主，记录学习，也希望能给在学想学的小伙伴一个参考
BiuPsYao·2023-11-27 07:19

Jenkins持续交付实战（一）

App源码打包、发布、自动测试全流程持续交付系列课程目标：应用自动化部署测试工程师的常见需求自动化部署技术最好自己掌握，即便研发、运维已经会了语言多、架构多、部署打包工具都不一样，我们怎么应对持续交付系列学习过程应用部署的过程运行环境的搭建代码细节可以循序渐进
InsaneLoafer·2023-11-26 22:31

ZYNQ嵌入式开发基础教程

文章目录1.ZYNQ嵌入式系统1.1开发流程1.2ZYNQ嵌入式最小系统2.硬件设计2.1创建Vivado工程2.2使用IPIntegrator创建ProcessorSystem2.3生成顶层HDL2.4
XYJ_Tiger·2023-11-26 18:13

金融工程系列学习:金融工程概述

上一篇文章中我们留下了这一个问题:我们生活中,经常收到银行,保险公司等机构给我们推销理财产品,比如我最近刚刚收到的一条,我行最近刚刚推出一款理财180天固定收益产品,利息4.5%,有没有兴趣,我们现在收到的收益大多都是固定的,这家4.5%,哪家4.6等等,这些都是与银行的利率所挂钩的,这些收益可能对一些老年人有些兴趣,但是对大多少年轻人没啥吸引力,4%左右的收益率,不死不活的,那我们年轻人最喜欢什
云时之间·2023-11-26 17:38

【国产虚拟仪器】基于Zynq的雷达10Gbps高速PCIE数据采集卡方案(二）硬件设计

3.1引言采集卡的硬件设计是实现采集功能的基础，良好的硬件设计可以使采集功能更容易实现，方便软件开发。本章基于第二章的硬件设计方案来详细介绍采集卡硬件设计。包括载卡和子卡的芯片的选型、配置和具体电路的设计。载卡和子卡的硬件设计总体框图如图3.1所示3.2载卡硬件设计3.2.1主控芯片选型及配置电路（1）主控芯片选型及分析根据第二章采集卡硬件设计分析结果，控制芯片需满足以下条件：芯片包含高速GTX
深圳信迈科技DSP+ARM+FPGA·2023-11-26 13:24

PL端与PS端的数据交互

zynq7000SOC的HP口是High-PerformancePorts的缩写，如下图所示，一共有4个HP接口，HP接口是AXISlave设备，我们可以通过这4个HP接口实现高带宽的数据交互。
是个小轮胎·2023-11-26 12:42

【C++干货铺】适配器 | stack | queue

=========================================================================个人主页点击直达：小白不是程序媛C++系列学习专栏：C+
小白不是程序媛·2023-11-26 08:11

Xilinx Zynq-7000系列FPGA实现视频拼接显示，提供两套工程源码和技术支持

目录1、前言免责声明2、相关方案推荐FPGA图像处理方案FPGA视频拼接叠加融合方案推荐3、设计思路详解VideoMixer介绍4、工程代码1：2路视频拼接HDMI输出PL端FPGA逻辑设计PS端SDK软件设计5、工程代码2：4路视频拼接HDMI输出PL端FPGA逻辑设计PS端SDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项7、上板调试验证并演示准备工作输
9527华安·2023-11-25 23:41

语文学习新动向

语文学习任务群由相互关联的系列学习任务组成。系列学习任务共同指向学生的核心素养发展，这是一个目标，具有情境性、实践性、综合性三个特性，情境性指学习者的角色担当，实践性指参与，综合性指不是单一的活动。
会宁248南有亮·2023-11-25 02:26

正点原子 战舰原理图pcb_【正点原子FPGA连载】第二章实验平台简介--领航者ZYNQ之linux开发指南...

1）实验平台：正点原子领航者ZYNQ开发板2）平台购买地址：https://item.taobao.com/item.htm?
weixin_39992788·2023-11-23 17:48

Zynq-7000系列FPGA使用 Video Processing Subsystem 实现图像缩放，提供工程源码和技术支持

介绍4、工程代码详解PL端FPGA逻辑设计PS端SDK软件设计5、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项6、上板调试验证并演示准备工作输出静态演示7、福利：工程源码获取Zynq
9527华安·2023-11-23 17:46

Xilinx Zynq-7000系列FPGA任意尺寸图像缩放，提供两套工程源码和技术支持

目录1、前言免责声明2、相关方案推荐FPGA图像处理方案FPGA图像缩放方案3、设计思路详解HLS图像缩放介绍4、工程代码1：图像缩放HDMI输出PL端FPGA逻辑设计PS端SDK软件设计5、工程代码2：图像缩放LCD输出PL端FPGA逻辑设计PS端SDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项7、上板调试验证并演示准备工作工程1输出静态演示工程2输出静
9527华安·2023-11-23 17:08

【gRPC系列学习】gRPC安全认证-TLS认证

TLS认证是gRPC比较常见的方式，利用PKI体系，生成客户端证书、服务端证书、以及CA证书，在交互期间进行身份验证，经秘钥协商后，以对称秘钥进行加密通信，保证数据隐私。Basic、Jwt都是要自实现，TLS是官方支持，操作简单。本系列gRPC学习大纲：1.TLS原理双向认证简单来讲：服务端验证客户端证书、客户端验证服务端证书，互相验证对方身份后，协商对称秘钥通信，这个过程被称之为：握手协议。2.
明神特烦恼·2023-11-23 16:18

Spring系列学习之Spring IOC

SpringIOCSpringIOC的简单了解、使用。目录SpringIOC一、SpringIOC是什么？二、实现SpringIOC的三种方式三、使用步骤1.使用XML实现SpringIOC1.1配置applicationContext.xml文件1.2配置程序入口Application类1.3使用XML实现IOC创建对象的三种方式1.4向IOC注入集合对象2.使用注解方式实现IOC2.1四种组件
yygs！·2023-11-23 13:42

并发编程系列学习笔记03（共享模型之管程）

共享模型之管程回顾故事：老王有一把算盘，租给其他人用使用；怎么样能租给更多人，得到更多的租金，而不能出现问题；共享模型代理的问题不同线程同时对同一共享变量进行操作，最终将导致结果出现无法预测根本原因为Java内存模型分主内存和工作内存加上线程在执行过程中可能出现上下文切换具体案例：两个不同线程对一个int共享变量同时做++与--；i++对应了JVM字节码如下：getstatici//获取静态变量i
法号轻尘·2023-11-23 10:18

ZYNQ EMIO UART串口实验

在市面上能见到的zynq教程中，看的到的uart实验，都是使用的MIO，这是最简单的，但是有一个问题，那就是MIO是只连接到PS的，对PL端口是透明的，这就产生了一个问题：当我想使用任意分配在引脚的UART
smh2208·2023-11-22 18:09
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他