ZYNQ裸机开发

zynq的三种启动方式(JTAG,SD,QSPI)

本文介绍zynq上三种方式启动文件的生成和注意事项，包括只用片上RAM（OCM）和使用DDR3两种情况JTAG方式JTAG方式是调试中最常用的方式，在SDK中在“ProjectExplorer”窗口工程上右键
husipeng86·2020-07-04 18:03

zynq中一个中断程序分析

本文通过分析一个中断例程来了解zynq中断执行过程基础知识ARM体系架构的处理器中通常将低地址32字节作为中断向量表，当中断产生时会执行以下操作：保存处理器当前状态，设置中断屏蔽位和各条件标志位设置当前程序状态寄存器
husipeng86·2020-07-04 18:03

黑金AX7020 && ZYNQ7000 （一） PL流水灯设计

建立工程打开vivado，点击createnewproject,如下图1所示，选择工程路径，填写文件名，接着选next图1建立工程选择工程类型，为RTLProject,如下图2所示图2选择工程类型选择器件，Zynq
huangchijun11·2020-07-04 18:56

Zedboard学习（五）：MIO与EMIO操作

MIO：Zynq7000系列芯片有54个MIO(multiuseI/O)，它们分配在GPIO的Bank0和Bank1隶属于PS部分，这些IO与PS直接相连。
hongbin_xu·2020-07-04 17:14

ZYNQ fsbl阶段的调试方法

点击打开链接以下是从安富利工程师的技术支持的邮件中摘抄的，在此再次对他们表示感谢。在我们面对客户单板的时候，fsbl阶段的调试多少会有些问题，在这个过程中怎么快速定位客户的问题，并将有效的信息反馈给希望能帮助到你的人是决定解决问题时间长短的一个重要因素，在这里我写下一些我个人的调试经验，希望对你们有帮助，即使你不打算亲自去用这里面写的东西，也请将你转发给你的客户。我不希望听到看到收到关于问题的描述
Linux_Coder1130·2020-07-04 17:53

基于ZYNQ XC7Z100 FFG 900的高性能计算模块解决方案367

性能使用Zynq-7000SoC对嵌入式应用进行快速原型设计以实现优化硬件、设计工具、IP、以及预验证参考设计演示嵌入式设计，面向视频通道存储接口1GBDDR3组件存储1GBDD
hexiaoyan827·2020-07-04 17:05

C6678信号处理板学习资料：基于6U VPX TMS320C6678+XC7K325T 的信号处理板

板卡包含1片C6678芯片，1片FPGAXC7K325T-2FFG900I；4路AD，4路DA；三个双排插针接口，要求承接前端射频电路和ZYNQ视频模块。
hexiaoyan827·2020-07-04 17:04

367-基于zynq XC7Z100 FMC接口通用计算平台 XC7Z100

二、基础接口和性能使用Zynq-7000SoCXC7Z100对嵌入式应用进行快速原型设计以实现优化支持包含DualARMCortex-A9核处理器的嵌入式处理P
hexiaoyan827·2020-07-04 17:03

米尔科技Zynq pl中断的linux驱动

一．目标在米尔科技zynq的开发平台上，通过zynq的按键开关，实现pl中断。二．分析原理图挂在pl端，需要在vivado上进行引脚锁定。
天使之猜·2020-07-04 17:04

ZYNQ-Linux设备树驱动下的双DMA循环切换传输数据

一．目标在米尔科技的z-turn开发板上实现PL数据流送往PS。二．流程分析由于单个DMA每次只能发送一定量的数据，但对于数据源来说数据时源源不断产生的，所以在单个DMA单次发送完成至下一次传输期间，这段时间的数据流失了，所以采用两个DMA实现循环发送数据，防止数据丢失。自定义一个IP核用于产生源源不断的测试数据模拟数据源，再自定义一个IP用于切换DMA发送数据。系统框图如下：通过axi-gpio
天使之猜·2020-07-04 17:03

米尔科技Zynq利用EMIO操作三色灯的linux驱动

一．目标在米尔科技的zynq的z-turn开发板上利用EMIO操作三色灯亮灭。二．分析三色灯是挂载在PL部分的，PS想要操作它可以通过EMIO接口实现。
天使之猜·2020-07-04 17:03

Xilinx ZYNQ UltraScale+ MPSoC应用专栏系列连载[第四篇]相机和接口板

XilinxZYNQUltraScale+MPSoC应用专栏系列连载[第四篇]相机和接口板作者：hello，panda连载[第三篇]讲过，要设计一块接口板和Xilinx官方开发板ZCU104对接来做验证
_Hello_Panda_·2020-07-04 17:46

Xilinx Zynq UltraScale+ MPSoC应用专栏系列连载[第一篇]写在前面

一、写在前面FPGA是可编程芯片，因此FPGA的设计方法包括硬件设计和软件设计两部分。硬件包括FPGA芯片电路、存储器、输入输出接口电路以及其他设备；软件即是相应的HDL程序以及最新非常流行的基于高层次综合的程序方法，如Xilinx的一系列工具HLS、SDSoC和Altera的SoCEDS等。（1）选择FPGA（SoC）的若干理由a）FPGA具有现场可编程能力，即使产品已经投入市场，也可根据特殊应
_Hello_Panda_·2020-07-04 17:46

闲话Zynq UltraScale+ MPSoC （连载1）——忆老前辈Zynq-7000

闲话ZynqUltraScale+MPSoC作者：Hello，Panda时隔三年，Xilinx推出了其全新的异构SoC，大名叫ZynqUltraScale+。
_Hello_Panda_·2020-07-04 17:15

Xilinx ZYNQ UltraScale+ MPSoC应用专栏系列连载[第二篇]器件概览

XilinxZYNQUltraScale+MPSoC应用专栏系列连载[第二篇]器件概览作者：Hello,PandaZynqUltraScale+MPSoC是Xilinx推出的第二代多处理SoC系统，在第一代
_Hello_Panda_·2020-07-04 17:15

Zynq-7000器件在测量类红外图像系统中的应用

(FlukeTiX1000红外热像仪)作者：Hello，Panda基于非制冷探测器的红外测量系统可在各领域广泛应用。如海关、机场等公共场所民众体温监测，芯片、焊点、激光光纤等微米级目标检查，高压输电塔巡线，隧道、大坝、桥梁渗水检测，反应塔、高炉等大型工业设备维护，建筑缺陷检测、地质勘探、火山研究，生命科学和化学研究等等。1.引子在进一步展开说明之前，我们先看一组业内标杆Fluke生产的便携式红外热
_Hello_Panda_·2020-07-04 17:15

闲话Zynq UltraScale+ MPSoC （连载2）——架构和电源要求

--续前文作者：Hello，PandaZynqUltraScale+MPSoC架构Xilinx新一代Zynq针对控制、图像和网络应用推出了差异化的产品系，这在Xilinx早期的宣传和现在已经发布的文档里已经说得很清楚了
_Hello_Panda_·2020-07-04 17:15

Xilinx ZYNQ UltraScale+ MPSoC应用专栏系列连载[第三篇]写一篇简单需求

XilinxZYNQUltraScale+系列连载[第三篇]写一篇简单需求作者：hello，panda离上篇博客发布已经有很长的时间了，请原谅楼主，一个是小Panda降临需要照顾，另一个是确实这段时间的工作太忙
_Hello_Panda_·2020-07-04 17:15

vivado2013.4和modelsim联合仿真

vivado2013.4和modelsim联合仿真Hello，Panda最近在做Zynq的项目，曾经尝试使用ISE+PlanAhead+XPS+SDK组合和Vivado+SDK来搭建工程，使用中发现前者及其不方便后者有诸多不稳定
_Hello_Panda_·2020-07-04 17:14

Xilinx Zynq器件要点（2）

详细的接口介绍及使用见ZYNQ内部互联章节。1.4PL资源PS有四个可编程时钟资源提供给PL，PL本身还具有锁相环电路
_Hello_Panda_·2020-07-04 17:14

Zynq PS DMA控制器应用笔记

ZynqPSDMA应用笔记Hello,PandaZynq-7000系列器件PS端的DMA控制器采用ARM的IP核DMA-330（PL-330）实现。
_Hello_Panda_·2020-07-04 17:14

Xilinx Zynq器件要点（1）

作者：Hello，Panda目前Xilinxzynq器件刮起了一阵SoC风，正在全国如火如荼的推行。
_Hello_Panda_·2020-07-04 17:14

zynq linux驱动之PL-PS中断

PC：Windows10虚拟机：ubuntu16.04vivado：2017.04PetaLinux：2017.04开发板：黑金AX7010根文件系统：debian8----------------------------------------------------------------------传说中的分割线----------------------------------------
可疑的胡萝卜·2020-07-04 17:01

Xilinx ZYNQ SOC入门基础之使用SDK自带程序测试内存及DRAM实验

引言：上一篇文章我们介绍了ZYNQSOC设计流程及HelloWord实验，本节我们在上一节实验的基础上继续使用XilinxSDK自带的测试例程测试内存和DRAM，以验证SOC芯片及SDRAM是否可以正常工作
通信电子@FPGA高级工程师·2020-07-04 16:47

Linux 下ZYNQ开发环境的搭建

软件版本Linux系统安装包为ubuntu-16.04.5-desktop-amd64Vivado版本为Xilinx_Vivado_SDK_2016.1_0409_1.zip安装VivadoLinux下解压Xilinx_Vivado_SDK_2016.1_0409_1.zip，在其目录下打开终端，输入以下命令安装Vivado。sudo./xsetup按照指示一步一步安装并COPYlicence。上
gengdianjun7230·2020-07-04 16:56

zynq-7000的linux QSPI flash启动

安装SDK后，适用于zynq的交叉编译工具链就有了，运行一下提供的脚本settings64.sh(我的linux主机是64位ubuntu14.04)。
gdlituo·2020-07-04 16:12

zynq linux ne10 函数库使用

1函数类型变换类型数据类型FFT长度c2cFFT/IFFTfloat/int32/int162^N(Nis2,3….)r2cFFTfloat/int32/int162^N(Nis3,4….)c2rIFFTfloat/int32/int162^N(Nis3,4….)2定义的fft相关的指针函数，如果运行程序的处理器有simd结构，则运行neon实现的fft，如果没有则运行c实现的fft。3ne10实
俗子凡夫·2020-07-04 16:58

xilinx zynq 7000 PS PL test

主要用到vivado2103.4，vivadosdk开发。Vivado2103.4建立硬件工程描述。为vhdl工程。Vivadosdk包括下面三个包：硬件开发包-为vivado2013.4建立工程导出的bitstream。包括ps配置，pl逻辑，以及互连。板级支持包-建立是需要添加PL逻辑driver，之后可以方便调用其提供的功能。开发包-包含测试文件和common.h头文件。一。硬件工程描述开始
gaoloudushang·2020-07-04 16:48

Zynq篇——uart中断

然后zynq似乎比较复杂，中断也比较。在zynq中有个Scu（snoopcontrolunit窥探控制单元，也是arm所有的）专门控制中断处理。Vivado
fzhykx·2020-07-04 16:50

ZYNQ 7000 Vivado 裸机开发（一）hello_world

vivado版本：Vivado2019.2SOC:本例程实现从串口持续打印"hello_world",只进行PS端的开发，不涉及PL端。一、新建Vivado工程打开Vivado软件->CreateProject,一路点击Next,遇到项目名称，将项目名称由project_1改为hello_world,保存到合适的位置：再一路Next,进入器件选型界面，如下图，选择xc7z020clg400-2,然
桃叶儿·2020-07-04 15:47

zynq中三种GPIO的介绍和实现方式

转载链接:https://blog.csdn.net/husipeng86/article/details/52123465三种GPIO的介绍学了zynq一段时间，一上来的时候就被zynq的GPIO唬住了
feifansong·2020-07-04 15:14

Zynq UltraScale+MPSoc 开发(二)

文件一创建petalinux工程$cdyou-work-dir$source/vm/petalinux/settings.sh$petalinux-create--typeproject--templatezynqMP
文虫并雕·2020-07-04 15:26

SDsoc

仍然在不断发展在他这方面的优势，已经从原来的ISE进化到vivado，SDK，SG(systemgenerator)，再到SDsoc，现在可以说不需要完全懂verilog，嵌入式开发人员也足以充分运用起Xilinx的ZYNQ
edward_zcl·2020-07-04 15:19

ZYNQ-7000 SoC几种DMA的区别与对比

一、AXI总线与DMA对于ZYNQ，掌握PS与PL的高速接口；掌握几种DMA的区别与用法；能够编写基于AXI-4总线的用户IP且打包，意味着对ZYNQ器件的掌握已经进入了真正的入门，或中级水平。
刘小狼·2020-07-04 15:06

【zynq】vivado sdk没有自动生成驱动

在修改vivado工程，添加新的模块后，没有自动生成驱动，xparameters.h和BSP中的libsrc均没有正确生成驱动。点击ModifythisBSP‘sSettings可以看到，新加入的axi_bram的驱动是none。点击Driver列的下选框，选择bram或generic都会有以下错误Anerrorhasoccurred.Seeerrorlogformoredetails.(SwPl
@darcy·2020-07-04 15:01

ZYNQ笔记（7）：AXI从口自定义IP封装

一、ZYNQAXI总线拓扑结构图黄色部分即为FPGA部分。二、新建AXI_Lite寄存器列表1..点击主页上方菜单Tools---CreateadnpsckageIP，点击Next2.选择第四项，Ne
djue7752·2020-07-04 14:48

ZYNQ笔记（2）：PS端——Hello World ！

PL端使用过后，来到了ZYNQ核心的部分：PS端，现在用Vivado软件对ZYNQ-7000开发板的PS端进行第一个程序设计：HelloWorld。
djue7752·2020-07-04 14:48

ZYNQ笔记（1）：PL端——led灯

ZYNQ分为PS和PL，此博客实际上是FPGA中一个完整的FPGA工程的创建。
djue7752·2020-07-04 14:48

【转】AXI_Lite 总线详解

目录：·1.前言·2.AXI总线与ZYNQ的关系·3AXI总线和AXI接口以及AXI协议·3.1AXI总线概述·3.2AXI接口介绍·3.3AXI协议概述·3.4AXI协议之握手协议·3.5突发式读写·
djue7752·2020-07-04 14:48

ZYNQ笔记（5）：软中断实现核间通信

ZYNQ包括一个FPGA和两个ARM，多个ARM核心相对独立的运行不同的任务，每个核心可能运行不同的操作系统或裸机程序，但是有一个主要核心，用来控制整个系统以及其他从核心的允许。
djue7752·2020-07-04 14:48

ZYNQ笔记（3）：GPIO的使用（MIO、EMIO）——led灯

（3）在ZYNQ-7000SOC内，GPIO模块的控制寄存器和状态寄存器采用存储器映射方式，它的基地址为0xE000_A000。（4）每个GP
djue7752·2020-07-04 14:17

【原创】闫若川FPGA：TFT LCD液晶屏 FPGA 代码

【原创】TFTLCD液晶屏的FPGA代码随着FPGA的发展，尤其是ZYNQ和CycloneV的出现，LCD液晶屏的显示在FPGA上的应用得到了很大的发展。用逻辑去写图片，毕竟不是强项。
dba37162·2020-07-04 14:53

看门狗不断复位

最近遇到一个问题，在zynq上跑起linux4.4的kernel出现如下状况：板子出现死机，在串口上无法敲命令，最后60s后被watchdog复位。这个状况出现频率不固定。
dachunfree·2020-07-04 14:10

zynq MIO驱动

给了原理图，该怎么把MIO管脚配置成gpio模式？怎么做输入输出？做输出怎么发拉高拉低呢？比如下图原理图，你怎么把ps的MIO20和MIO21配置起来呢？1.首先你通过ug585datasheet要找到MIO20和MIO21所对应的寄存器。找了寄存器，那么开始查看内容，把他配置成gpio模式：三态（高阻态得关闭了），开始这个没配置，一直无法output高电平。2.设置对应寄存器为输出管脚。3.输出
dachunfree·2020-07-04 14:40

如何在vivado中使用AXI IP核搭建ZYNQ 7000平台(以spi IP核为例)

添加ZYNQCPUIP核单击createblockdesign
踏雪@无痕·2020-07-04 14:27

Zynqnet(四)fgpa_top模块的weights.bin和input.bin的结构 VS darknet中权值和输入的结构

背景：对于FPGA加速模块的使用，除了知道如何设置一些宏变量和全局变量之外，对于卷积核权值的存储和输入数据的存储顺序是另外一个非常重要的问题。为了尽快将其源码移植到自己的项目中，需要构造这两个部分，原论文中是使用的python脚本将caffermode转化成相应的weight.bin。那么，如果对于非caffemodel，或者想对自己的CNN程序进行局部加速，怎么办？这里就需要搞清楚weights
crazyeden·2020-07-04 13:21

AMBA总线概述（一）

比如Xilinx公司的Zynq芯片，就是ARM与FPGA之间的连接通
chuhang_zhqr·2020-07-04 13:06

zynq移植RT2870调试记录

最近在zynq上调试wifi，使用的是D_LINK的一款wifi，芯片是RT2870的。在网上搜了些资料，参考了点击打开链接这个博客，具体的内容我还是详细复制下吧。
chuhang_zhqr·2020-07-04 13:36

Petalinux boot from QSPI flash

1在u-bootbuild时要加上串行flash命令，所以要在/subsystems/linux/configs/u-boot/platform-top.h头文件中加上宏#defineCONFIG_ZYNQ_QSPI
God_s_apple·2020-07-04 13:29

Zynq mio总结

Zynq的IO包括对外连接的GPIO和内部PS与PL通信的AXIO。其中对外的GPIO又分为两种：MIO和EMIO。MIO直连到PS；EMIO则是PS扩展到PL，从PL接出的IO。
choose123·2020-07-04 13:52
上一页 43 44 45 46 47 48 49 50 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他