ZYNQ裸机开发

zynq-7000学习笔记(十三)——Zedboard Linaro系统安装QT

PC平台：WINDOWS1064位+虚拟机Ubuntu14.04Xilinx设计开发套件：Xilinx_vivado_sdk_2015.4开发板：ZedBoardUSB摄像头：罗技C270(720P)Linux源码：2016_R1Linaro文件系统：linaro-vivid-developer-20150618-705.tar.gzQT库:qt-everywhere-opensource-src
luotong86·2020-07-04 23:20

zynq-7000学习笔记(十一)——Linux下VDMA的使用

开发板：ZedBoardUSB摄像头：罗技C270(720P)Linux源码：2016_R1Linaro文件系统：linaro-vivid-developer-20150618-705.tar.gz在zynq
luotong86·2020-07-04 23:49

"30年---我与赛灵思FPGA的故事"：ZYNQ-7000使用总结(4) ——如何生成从Flash和SD卡启动的镜像文件

由allan于星期三,06/25/2014-14:53发表在《ZYNQ-7000使用总结（3）——PS和PL部分配合使用》中，我们已经可以将PL与PS部分一起使用，并且通过JTAG下载到板子运行。
青蛙嘎嘎·2020-07-04 23:46

"30年---我与赛灵思FPGA的故事”:ZYNQ-7000使用总结(5) ——使用ChipScope进行硬件调试

由allan于星期三,06/25/2014-15:08发表在《ZYNQ-7000使用总结（3）——PS和PL部分配合使用》中我们介绍了一个PS和PL配合使用的例子，在那个例子中我们有加入两个用于调试的IP
青蛙嘎嘎·2020-07-04 23:46

Zynq 7000从零开始之二 -- 内存测试程序

本文主要讲怎样创建一个内存测试程序,测试DDR,程序还是运行在内部RAM;FPGA涉及的内容有怎样配置DDR参数,及怎样保存和导入硬件参数;软件方面会涉及BSP修改及BOOT.bin的生成.关于Vivado的具体操作请参考--"Zynq7000
青蛙嘎嘎·2020-07-04 23:46

zynq7000 采用AXI + EMIO模拟SCCB接口控制ov5640

linux的i2c驱动模型比较复杂，控制ov5640这种SCCB接口非标准的I2C比较困难；采用AXI+EMIO接口，模拟SCCB接口协议控制ov5640更加简洁硬件PL端采用2个EMIO口:一个EMIO口作为SCL时钟输出一个EMIO口作为SDA数据输入输出,通过SDA_T控制输入/输出方向,通过SDA_I/SDA_O输入/输入数据.PL可以采用2个GPIO模块IP控制EMIO,也可以veril
luo_xian_neng·2020-07-04 23:03

SDSoC软硬件协同设计流程系列——3. SDS pragma

前面的章节已经介绍了利用HLS进行开发的流程，分成三步，首先在VivadoHLS工具中将C/C++转换成RTL代码并打包成IP核，然后在VivadoIPI中将HLSIP核与Zynq的PS集成在一起，最后在
lulugay·2020-07-04 23:58

Petalinux系列——2.从SD卡启动Linux/ZYNQ移植Ubuntu

上一节编译的Linux启动时将linux的rootfs解压到内存中，这种启动方式叫做initramfs，缺点是每次断电系统都会丢失所有数据。并且受限于板卡上的内存空间，rootfs体积有非常严格的限制，超出一个范围就会导致系统崩溃无法启动，因此更常见的做法是把rootfs保存在SD卡中，这样rootfs的体积可以更大，我们可以使能更多的库，并且每次断电不会丢失数据。配置工程我们需要对内核重新配置以
lulugay·2020-07-04 23:58

SDSoC软硬件协同设计流程系列——4.搭建SDSoC Platform

一个SDSoCPlatform应该包含如下文件：硬件文件夹，里面包含DeviceSupportArchivefile，DSA文件定义了Zynq的PL部分，在编译时SDSoC利用DSA文件包含的信息
lulugay·2020-07-04 23:58

SDSoC软硬件协同设计流程系列——5.SDSoC+xfOpenCV+OpenCV颜色识别

SDSoC链接OpenCV图像处理和机器视觉是Zynq系列FPGA常见的应用场景，这部分工作经常用到OpenCV。此外，Xilinx还提供了硬件加速版的OpenCV，二者结合可以极大地提升开发效率。
lulugay·2020-07-04 23:58

zynq-7000系列基于zynq-7015的vivado初步设计之linux下控制PL扩展的光以太网（1000BASE-X）

zynq-7000系列基于zynq-7015的vivado初步设计之linux下控制PL扩展的以太网（1000BASE-X）作者：卢浩时间：2017.2.13转载请注明出处嵌入式爱好者开发群：122879839
仙神·2020-07-04 23:17

zynq-7000系列基于zynq-zed的vivado初步设计之使用jtag->uart(MDM)

zynq-7000系列基于zynq-zed的vivado初步设计之使用jtag->uart(MDM)作者：卢浩时间：2017.2.23转载请注明出处首先打开vivado，添加MDM的jtag-uart的
仙神·2020-07-04 23:17

MPSOC系列基于ZCU102的ATF的编译

github.com/Xilinx/arm-trusted-firmware2.设置本地环境变量$sourcepetalinux2017.2/settings.sh3.编译kernel$makePLAT=zynqmpRESET_TO_BL31
仙神·2020-07-04 22:46

zynq-mpsoc系列之用petalinux生成BOOT.bin文件

zynq-mpsoc系列之用petalinux生成zcu102的BOOT.bin文件作者：卢浩时间：2017.2.28转载请注明出处首先我们来了解一下petalinux-package的用法Usage:
仙神·2020-07-04 22:46

zynq-7000系列基于zynq-zed的vivado初步设计之linux下控制PL扩展的UART

zynq-7000系列基于zynq-zed的vivado初步设计之linux下控制PL扩展的UART作者：卢浩时间：2017.2.13转载请注明出处嵌入式爱好者开发群：122879839基于上一篇AXIGPIO
仙神·2020-07-04 22:45

zynq-mpsoc系列之相关启动文件的讲解

zynq-mpsoc系列之相关启动文件的讲解作者：卢浩时间：2017.2.28转载请注明出处对于ZYNQMPSoC有以下几个文件，1.FSBL这个FSBL跟zynq-7000的fsbl是一样的，用户可以选择用
仙神·2020-07-04 22:45

zynq linux 开发环境搭建

1、安装基本开发工具：sudoapt-getinstallbuild-essentialncurses-devlibssl-dev；2、在安装交叉编译工具之前，输入命令“sudodpkg-reconfiguredash”，选择“否”，退出；3、运行“xilinx-2011.09.50-arm-xilinx-linux-gnueabi.bin”；4、修改环境变量："sudogedit/etc/bas
lucifer615·2020-07-04 22:03

项目收集一

OpenHW2012大赛项目项目学校捐赠板卡[机器人专题]电子导盲犬清华大学ZED+小车套件基于Zynq的伺服机器人设计重庆大学ZED+小车套件[机器人专题]家庭安防智能机器人湖南大学ZED+小车套件机器人专题
lu_zhongzhou·2020-07-04 22:58

ZYNQ开发板SD卡读写BMP图片

上一次讲到ZYNQ开发板SD卡读写操作，但是里面的读写操作比较简单，现在学习了一下关于SD卡读取BMP文件的操作，在这里进行一下总结。
正义的龍7·2020-07-04 22:40

ZYNQ uboot SDK调试

1.新建一个NewProject-->EmptyApplication2.uboot目录下src右键improt->Filesystem->Browse(选择原文件目录)->SelectAll->Finish3.uboot工程右键c++BuildingsettingsEvironment添加CROSS_COMPILE和PATH/opt/Xilinx/SDK/2016.1/gnu/arm/lin/b
loujunang·2020-07-04 22:05

Xilinx vitis学习教程：ZYNQ之双核使用（3）

疫情期间是真爽，睡觉睡得我啥也不想干，本来也琢磨着继续更新，无奈开工就很忙，天天只想睡觉，自从爽了一个月，我就只想睡觉，看来我要买点亚麻籽油提提神了，碰巧最近有网友问他的双核没法正常工作，我试了下，是可以的，但是这当中也遇到点bug，好吧，开始干活吧。实现：cpu1跑echoserver例程，cpu0跑helloword。配置继续使用上个教程的，不明白的可以移步这里：https://blog.cs
joy_v·2020-07-04 22:15

LWIP下UDP组播协议——zynq使用

平台：zynqzc702LWIP：1.4.1是否有系统：否一、udp基础知识：每一个UDP连接都对应一个UDP控制块，UDP协议的实现就是对这些控制块结构成员进行操作。为什么需要控制块链表？
星月夜语·2020-07-04 22:20

ZYNQ 、AXI协议、PS与PL内部通信

ZYNQ、AXI协议、PS与PL内部通信三种AXI总线分别为：AXI4：（Forhigh-performancememory-mappedrequirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口
liuzq·2020-07-04 22:32

ZYNQ平台UBOOT下烧录程序到Flash中

上篇文章讲述了通过SDK引导启动UBOOT，在UBOOT启动之后可以通过网口tftp功能下载主机提供的相应程序，并通过sf擦除和烧写命令，将新程序烧录到Flash指定位置。uboot启动之后，首先进行网络配置，如下所示：setenvserverip192.168.0.19&&setenvipaddr192.168.0.205然后需要对spiflash进行检测：sfprobe然后根据实际工程需要，对
QUIZ_csdn·2020-07-04 22:18

Zynq和PC的USB通信

最近，研究一下Zynq和PC间的USB通信，在网上找了一个ZedBoard_Standalone_USB_Device_Tutorial_14_6_01例程。
水田在奋斗·2020-07-04 22:09

DMA在Vivado和SDK应用解读

在“ZynqDMA的简单介绍”中，我推荐了一篇DMA的应用实例，如下链接：http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html
水田在奋斗·2020-07-04 22:09

Zynq平台下linux的I2C驱动（RTC+EEPROM）

现在ARM下对SoC开发板的硬件描述都是采用devicetree文件，使用linux自带的dtc程序将dts编译成dtb之后，由u-boot将dtb导入给linux内核，linux内核读取dtb，然后注册设备的resource，linux内核使用of_系列函数API读取硬件资源。具体的说明可以看下宋宝华的bloghttp://blog.csdn.net/21cnbao/article/detail
linyangspring·2020-07-04 21:41

保留DDR内存作为外设访问

最近使用xilinx的zynq，需要完成FPGA和ARM的AXI协议通讯，通过增加linux内核启动参数mem=1008M保留了顶部的16M内存空间用来读写数据，FPGA以DMA方式来访问这个内存空间，
linyangspring·2020-07-04 21:41

zynq-7000系列基于zynq-zed的AMP模式的实现（linux+bare-metal

zynq-7000系列基于zynq-zed的AMP模式的实现（linux+bare-metal）作者：卢浩时间：2017.3.4转载请注明出处这个实验要实现的是在zynq-zed上，cpu0运行linux
linuxarmsummary·2020-07-04 21:06

ZYNQ有两个CPU？（三）——SGI异步通信

ZYNQ有两个CPU？
linuxarmsummary·2020-07-04 21:34

zynq 软中断通信AMP 1

kernel/arch/arm/kernel/smp.c默认的系统软中断：enumipi_msg_type{IPI_WAKEUP,IPI_TIMER,IPI_RESCHEDULE,IPI_CALL_FUNC,IPI_CPU_STOP,IPI_IRQ_WORK,IPI_COMPLETION,IPI_CPU_BACKTRACE,/**SGI8-15canbereservedbysecurefirmwa
linuxarmsummary·2020-07-04 21:03

ZYNQ-DMA控制器

掌握DMA，才能掌握PS内高性能数据传输，以及PL内实现DMA传输。DMA控制器为DMAC。在不需要CPU的基础上，DMAC可以移动大量数据，数据源和目的源存储器可以是PS或PL上的任何存储器资源，包括DDR、OCM、SPIflash、SMC（静态存储控制器）或者PL外设。DMAC能配置最多8个通道，每个通道能支持一个单独并发的DMA操作线程。对应8个DMA中断号，IRQ【75:72】以及】49:
linux_0416·2020-07-04 21:02

ZYNQ-异常与中断原理

异常：CPU停止正常工作，执行专用的特权的一段软件程序，使系统恢复正常。Coretex-A9的异常包括：1.中断、FIQ优先于IRQ：IRQ(InterruptRequest)：指中断模式。FIQ(FastInterruptRequest)：指快速中断模式。IRQ与FIQ是ARM处理器的两种不同编程模式（ARM有7种处理模式）。在ARM的cpsr中，有一个I位和一个F位，分别用来禁止IRQ和FIQ
linux_0416·2020-07-04 21:30

基于Zynq的MIO与EMIO的区别和应用

MIO与EMIO的区别与应用1MIO与EMIO概念MIO：多功能IO接口，属于Zynq的PS部分，在芯片外部有54个引脚。
limoon1212·2020-07-04 21:11

zynq双核通信

两个CPU之间传递数据，采用了共享内存，共享内存设置在OCM（OnChipMemory）内在没有做其他设置的情况下ZYNQ上电后地址空间分别如上图所示。
crazyMadKing·2020-07-04 21:13

petalinux下建立zynq 工程

zynq系列的裸跑部分完成后，用片内的arm跑一下linux，并运行sdk文件：petalinux-create-tproject--templatezynq--namezynqprojectcdzynqproject
JiaoCL·2020-07-04 21:07

2019软考之嵌入式系统设计师带你复习2

今天和大家来聊聊嵌入式系统需求分析与体系结构设计的一些基础知识：1.1软件需求分析1.1.1关于选择裸机开发还是基于实时操作系统一是采用在裸机上直接开发的方式，且关键部分采用汇编语言编写，可以保证该控制系统的实时性
Leon_Geo·2020-07-04 21:18

Xilinx qemu 模拟器使用（基于Zynq7 Cortex-A9）

参考博客QEMUforXilinx安装教程，在虚拟机（Ubuntu18.04）上搭建开发环境步骤如下：1、在虚拟机上安装必要的软件包：sudoaptinstalllibglib2.0-devlibgcrypt20-devautoconfautomakelibtoolsudoapt-getinstallgawkopenssllibssl-devlibncurses5-devsudoapt-getin
1558009762·2020-07-04 21:29

ZYNQ 的三种GPIO ：MIO EMIO AXI_GPIO 小节

学了zynq一段时间，一上来的时候就被zynq的GPIO唬住了，实在没搞清楚zynq的GPIO怎么回事，一会这样，一会那样，最后才慢慢发现zynq至少有3种GPIO可以调用。
七水_SevenFormer·2020-07-04 21:34

linux, petalinux 下的udp 通讯实验

我基于zynq7000建立了petalinux系统，希望能有高效有效的通讯方式。以前做了tcp基于连接的通讯实验，但实际中包会被拆开，感觉有点不好，所以特做了无连接的通讯测试，这就是udp通讯。
leon_zeng0·2020-07-04 21:49

petalinux 2018.2 下的helloworld 实验

在我们用petalinux建立好了zynq7000的工程后，我就迫切想做一个简单的程序测试一下。我们就来一个petalinux下的helloworld实验。
leon_zeng0·2020-07-04 21:49

zynq 7000 clg400 可作为外部AD 的引脚列表

我用的XC7Z010-1CLG400C(AC7020为XC7Z020-2CLG400I），想用zynq7000的自带ADC,查找得到如下列表，适用于zynq7000的CLG400封装。
leon_zeng0·2020-07-04 21:48

zynq 7000下读写qspi 及flash 唯一id

本文主要演示zynq7000下对Qspi的读写操作，以及读取8字节唯一ID,可以用于简单加密。我在使用altera的时候，写了一篇读写flash及其ID的文章。
leon_zeng0·2020-07-04 21:48

zynq 的64位全局定时器

zynq有一个64位全局定时器，我觉得有点实用价值，比如精确的实时计算，代码运行时间计算。怎么用呢？我就google了一下，有篇文章推荐查看2个文件。
leon_zeng0·2020-07-04 21:48

-如何在 Zynq SoC 上使用中断

在嵌入式处理中，中断表示暂时停止处理器的当前活动。处理器会保存当前的状态并执行中断服务例程，以便对引起中断的原因进行寻址。中断可能来自下列三个地方之一：•硬件–直接连接处理器的电子信号•软件–处理器加载的软件说明•异常情况–发生错误或异常事件时处理器出现的异常情况无论中断的来源在何处，都可将中断的类别归为可屏蔽和不可屏蔽两种。您可通过在中断掩码寄存器中设置相应的位来安全地忽略可屏蔽中断。但不能忽略
kobesdu·2020-07-04 20:44

实验 使用 vivado zedboard GPIO 开关 开控制 LED

2.PL端IP核添加与连线创建一个空的DiagramCreateBlockDesign-》点ok接下来添加IP核可以点击提示AddIP也可以点击搜索zynq点第
kobesdu·2020-07-04 20:44

ZED Board从入门到精通（二）：AXI简介

市面上已经有专门讲ZYNQ的书籍了，我看过的有这两本。这两本书怎么说呢，我觉得第二本更像是官方文档的堆砌吧（不喜勿喷），洋洋洒洒近600页，真正我想看的内容却少之又少。
卜居·2020-07-04 20:34

AXI总线之DMA的实现

在zynq系列中，PS与PL的数据交互主要通过AXI总线进行，对于少量数据的传输（如寄存器配置、状态信息获取等）常常采AXI4-LITE。对于大量的、高速的数据传输，常采用AXI4-FULL。
kemi450·2020-07-04 20:05

ZYNQ7000-FPGA入门

开发板：zedboard开发环境：Vivado2013.4操作步骤新建RTL工程，选择开发板ZedBoard源文件：描述逻辑约束文件：硬件引脚与符号的对应关系IP文件：外设封装，类似于C语言的库添加verilog文件和引脚约束文件XDC（constraints）综合->实现->生成比特流，这里有完整的日志文件打开硬件管理器，并发现xc7z020_1这个设备VivadoIDE设备管理器TCP服务器（
kavin_zhuang·2020-07-04 20:22

Xilinx Zynq UltraScale+ MPSoC VCU ROI Demo跑

Xilinx提供了VCU参考TRD，此外，还提供了一个VCU+DPU的参考设计：ZynqUltraScaleMPSoCVCUTRD。
kanojoy·2020-07-04 20:17
上一页 41 42 43 44 45 46 47 48 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他