E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ZYNQ
ZYNQ
ZCU106踩坑实记(一)
系统:WIN10VIVADO版本:2018.3采坑范围:软件安装——拿到板子——点亮第一颗LED拿到板子前的软件安装第一次安装的vivado为2017的某个版本,发现其不支持zcu106型号的板子,在经过查询资料后发现可以通过下载官网的文件导入vivado来支持zcu106,由于太懒,直接卸了下载2018.3版本,支持zcu106,更新的版本应该也支持该型号。在拿到板子之后,出现了两个问题,一是没
_Hhan_
·
2023-07-31 00:03
搭建
ZYNQ
内核
姓名:刘保阔学号:19021210887【嵌牛导读】赛灵思公司(Xilinx)推出的行业第一个可扩展处理平台
Zynq
系列。
RossFreeman
·
2023-07-30 10:59
Zynq
-Linux移植学习笔记之62- PL挂载复旦微flash
1、背景介绍现在为了全国产化需要,之前所有的进口flash全部要换成国产flash2、复旦微flash型号其中EFM25QU256和EFM25QL256对标winbond的w25q256norflash3、FPGA设置复旦微flash只支持单线模式,当使用PL侧的IP核访问时,需要设置模式为standard4、内核修改内核中修改m25p80.c,设置兼容的flash型号同时复旦微flash推荐使用
Felven
·
2023-07-30 10:59
Felven在职场
linux
学习
笔记
复旦微
flash
zynq
AXI接口协议详解-AXI总线、接口、协议
cloud.tencent.com/developer/article/1695010AXI接口协议详解-AXI总线、接口、协议AXI总线上面介绍了AMBA总线中的两种,下面看下我们的主角—AXI,在
ZYNQ
庐州拎壶冲
·
2023-07-29 07:43
计算机
硬件
fpga开发
ZYNQ
7000搭建嵌入式Linux操作系统---基础篇
ZYNQ
7000搭建Linux操作系统
ZYNQ
7000搭建嵌入式Linux操作系统一、VIVADO工程的建立二、VIVADO工程设置三、在虚拟机环境下生成内核镜像uImage和uboot.elf在Linux
ProtectPigeons
·
2023-07-26 18:20
交叉编译
嵌入式
linux
fpga
ZYNQ
进阶之路1--PL流水灯设计
对
ZYNQ
的学习的渴望由来已久,前不久买了一个基于xc7z010的开发板,现在将自己的学习的进阶之路记录在此,希望能给想要入门的
ZYNQ
学习者一点帮助,本人也刚开始学习,能力有限,其中若有不足之处希望大家多多交流
鹏哥DIY
·
2023-07-26 18:14
Python(基于Pyusb)与C#(基于LibUsbDotNet)USB通信速度对比
1、实验背景项目需求:下位机
ZYNQ
,需设计上位机与其通信,通信协议USB2.0。
ZYNQ
端固定Buffer长度为16k,即上位机向
ZYNQ
发送任意数据,
ZYNQ
每次反馈16k长度buffer。
鲁棒最小二乘支持向量机
·
2023-07-25 23:09
笔记
一起学C#
一起学Python
python
c#
zynq
pyusb
libusbdotnet
usb2.0
bushound
zynq
emio 外接emmc/SD 相关问题与描述总结
在使用emio的情况要注意,由于通过PL的扩展,导致一些问题,如时钟时序,数据、cmd的方向控制都需要注意。A、emio的clk和clk_fb要短接(原因是要通过反馈修复clk输出时序),可通过内部直接短接(该处理方式有一定风险,反馈距离过短可能跑不了高速)。也可把线引出板外用0欧电阻短接(SDIO应尽量短,且如果CLK有FB管脚的话,要绕到芯片/SD卡座再绕回来。否则如果线过长,可能会造成建立时
比特流1024
·
2023-07-25 14:44
问题总结
emio
emmc
zynq
PHY芯片的使用(二)使用Vivado SDK调试网络
在使用
ZYNQ
或者FMQL的以太网时都需要在VivadoBD中勾选Enet0/1,最好也勾选上UART0/1。如果就使用这两个外设就可是直接生成bit然后导出硬件启动SDK了。
比特流1024
·
2023-07-25 14:43
网络
PHY
ZYNQ
ZYNQ
-7000概述
摘要Xilinx推出的
ZYNQ
-7000被称为全可编程片上系统(SOC),它由FPGA与ARM组合构成,硬件可编程,软件也可编程,在众多应用场合有一定优势。
徐晓康的博客
·
2023-07-25 00:10
ZYNQ
ZYNQ
Xilinx
SOC
架构
PL
Zynq
中的AXI总线协议
1AXI总线是什么AXI(AdvancedeXtensibleInterface)是一种总线协议,该协议并非Xilinx公司提出的,而是ARM公司提出的AMBA(AdvancedMicrocontrollerBusArchitecture)3.0协议中最重要的部分。最新的AXI4总线于2010年在AMBA4.0版本中发布。2AXI分为几种类型AXI4总线协议存在3中类型的接口分别为:(1)AXI4
big-moon
·
2023-07-25 00:10
ZYNQ
FPGA
fpga开发
ZYNQ
的三种 AXI 总线
在
ZYNQ
中有支持三种AXI总线,拥有三种AXI接口,当然用的都是AXI协议。
stone_zzuli
·
2023-07-25 00:09
ZYNQ
fpga开发
Zynq
AXI总线
S02_CH12_AXI_Lite总线详解-米联客-博客园12.1前言
ZYNQ
拥有ARM+FPGA这个神奇的架构,那么ARM和FPGA究竟是如何进行通信的呢?
stone_zzuli
·
2023-07-25 00:09
ZYNQ
fpga开发
arm开发
ZYNQ
之AXI简介
处理器系统与可编程逻辑的接口如前所述,
Zynq
的表现不仅仅依赖于它的两个组成部分PS和PL的特性,还在于能把两者协同起来形成完整、集成的系统的能力。
MTIS
·
2023-07-25 00:38
ZYNQ读书笔记
zynq
AXI
fpga
玩转
Zynq
连载38——[ex57]
Zynq
AXI HP总线带宽测试
特权同学玩转
Zynq
连载38——[ex57]
Zynq
AXIHP总线带宽测试1概述用于PL与DDR3交互的AXIHP总线,它的性能到底如何?吞吐量是否能满足我们的应用?必须4个通道同时使用?
ove学习使我快乐
·
2023-07-25 00:38
fpga
xilinx
zynq
7000系列 sdio时钟超频详解
系统时钟概述
zynq
7000的时钟系统很简单,首先是PS_CLK输入时钟,这是外部33.33333Mhz晶振时钟,直接输入到三路PLL(锁相环),分别是ARMPLL、I/OPLL、DDRPLL;ARMPLL
雪狐JXH
·
2023-07-25 00:38
C语言
C++
fpga开发
arm开发
嵌入式硬件
XILINX
ZYNQ
7000 AXI总线 (三) AXI GPIO
一步一步来搭建一下AXIGPIO创建
ZYNQ
后先来看下各个接口的含义1.M_AXI_GP0_ACKL和M_AXI_GP0
ZYNQ
的PS部分是有一个GP接口,32Bit的AXImaster接口,默认是打开的
烹小鲜啊
·
2023-07-25 00:37
zynq
单片机
嵌入式硬件
XILINX
ZYNQ
7000 AXI总线 (一)
AXI总线是ARM公司定义的一种总线结构,属于AMBA协议的一部分。AMBA协议视乎很陌生,但是在MCU的开发中我们一定接触过AHB,APB总线。AHB和APB总线都是属于AMBA协议,AXI也是AMBA协议的一部分。AMBA是高级微处理器总线架构的缩写。一.AXI总线概览总线的本质是用于信息通用线路。AXI是分主机和从机的,它的连接方式如下所示AXI其中的I指的是接口,AdvancedeXten
烹小鲜啊
·
2023-07-25 00:37
fpga开发
XILINX
ZYNQ
7000 BOOT
参考UG585内容下面这张图是
ZYNQ
启动的关键流程1.POR表示硬件复位,不关心Power-up也就是说冷热启动都行。Nor-POR就是非POR复位,有点软件应用复位的意思。
烹小鲜啊
·
2023-07-25 00:07
fpga开发
XILINX
ZYNQ
7000 AXI总线 (二)
了解了AXI的大部分内容后,开始做一个实战,就是完成AXI结构的输入输出搭建。一.创建一个IP3.4.5.6.选择AXIFULL,创界主接口和从接口7.8.可以看到XILINXAXIFULL的源代码二.创建一个新的工程,把IP导入到这个工程2.创建blockdesign放入两个AXIIP三设计创建两个接口进行回环test1主机接口和test0从机接口连接。test1从机接口和test0主机连接。A
烹小鲜啊
·
2023-07-25 00:05
fpga开发
ZYNQ
烧写FLASH无法自启动
如果是由于BD文件FLASH的配置选择错误导致无法启动注意改完对应的配置之后,FSBL工作需要删除重建工程FSBL工程,不然即使更新了system_top_hw_platform_0文件,生成的BIN文件也无法启动,感觉像是SDK的一个BUG以上问题同样适用后续ZCU+的器件
FPGA_Linuxer
·
2023-07-19 06:29
ZYNQ
网络
ZYNQ
裸机读写EMMC 通过xilffs
MMC和SD卡读写一致,具体可以参考https://www.pianshen.com/article/4647214276/需要注意的是,SD卡可能直接拔插在PC机上做了格式化,所以按上面的博客操作即可,但是MMC一般都是焊接在板卡上的,默认情况下是不能直接进行读写操作的,需要借助f_mkfs函数对EMMC进行格式化操作之后才可以正常读写,一般调用f_mkfs在f_mount之后进行测试另外一块板
FPGA_Linuxer
·
2023-07-19 06:58
ZYNQ
FPGA
百度云
petalinux安装注意事项
不能将系统权限切换为root4、修改安装路径的所有者,应是本用户所有,而不是root用户;sudochownlili:lili/home/
zynq
否则可能报以下错误tar:.
FPGA_Linuxer
·
2023-07-19 06:58
linux
ZYNQ
服务器
ZYNQ
LWIP实现任意长度数据接收发送
官方自带的LWIP测试回环程序,实现的功能只是一个单纯的把接收到的数据原封不动的回传回PC机,实际工程运用自然是用不起来的,这里介绍一下如何修改成任意长度数据接收及发送:首先就是基本的配置代码,这里不采用自带的那种方式,前面的初始化配置基本上一样:这里为了方便自动重新连接,设计了一个定时器中断,每250ms检查一次网络连接状态:这里重连及初始化配置主要用到了两个函数:tcp_new及tcp_con
FPGA_Linuxer
·
2023-07-19 06:28
ZYNQ
zynq
PL通过EMIO实现网络通信,LWIP无法ping通
ZYNQ
一般是用两路网口,大部分硬件设计会选择直接用PS端的MIO,这样可以省去PL端的管教消耗。最近手里有个板子刚好是连接了EMIO,只能通过EMIO实现网络通信了。
FPGA_Linuxer
·
2023-07-19 06:58
ZYNQ
ZYNQ
中断号分配问题
我们在实际设计过程中,可能开始用了一个中断,后面有了需求可能需要增加中断大部分时候可能我们会用这个concat复用接口,这样可能会导致开始我们分配的中断号已经发生了变化,所以在PS端进行中断设计时,我们的中断号最好直接通过#define直接从头文件里提取,而不要手动设置,不然可能导致开始好使的程序,发现中断不再响应了的情况
FPGA_Linuxer
·
2023-07-19 06:57
ZYNQ
zynq
Linux软件中断,ARM Linux对中断的处理--中断注册方法
中断注册方法在驱动程序中,要想使设备能够产生中断,则首先需要调用request_irq()来分配中断线。在通过request_irq()函数注册中断服务程序的时候,将会把设备中断处理程序添加进系统,以在中断发生的时候调用相应的中断处理程序。我们来看一下request_irq()函数的定义:-------------------------------------------------------
陈仲凯
·
2023-07-16 22:37
zynq
Linux软件中断
ZYNQ
7035 PS读写PL端DDR3
ZYNQ
7035PS读写PL端DDR3硬件平台小熊猫嵌入式电子:
ZYNQ
7035_R5MIGIP核配置PL端DDR管脚分配NET"ddr3_addr[0]"LOC="A8"|IOSTANDARD=SSTL15
代码匠
·
2023-07-16 07:09
FPGA
ZYNQ
Vivado
DDR3
【USRP X410】LabVIEW参考架构软件,用于使用Ettus USRP X410对无线系统进行原型验证
它还包含Xilinx
Zynq
Ul
乌恩大侠
·
2023-07-16 06:46
USRP
指南
labview
X410
USRP
玩转
Zynq
连载40——[ex59] 基于
Zynq
的双目视觉图像采集显示实例
特权同学玩转
Zynq
连载40——[ex59]基于
Zynq
的双目视觉图像采集显示实例1CMOS摄像头应用背景与驱动原理CMOS摄像头(CMOSSensor)是一种采用CMOS图像传感器的摄像头。
ove学习使我快乐
·
2023-07-16 00:19
fpga
ZYNQ
PL 添加IP 串口UART AXI UART16550
目录开发环境、硬件FPGA部分SDK部分PL串口相关寄存器源代码下载开发环境、硬件vivado2018.3正点原子领航者v2开发板7020使用管脚:COM2对应PL的K14M15FPGA部分openblockdesign添加PS部分双击进行配置配置PS串口设置ddr内存设置时钟,FCLK就是PL时钟设置中断用于PL串口添加uartIP核RunBlockAutomationRunConnection
韬_17
·
2023-07-15 23:50
tcp/ip
fpga开发
网络协议
单片机
嵌入式硬件
No Elf file associated with target - Vivado 2016.4 如何解决
errorwhilerunningps7initmethod.NoElffileassociatedwithtarget这是vivado2016.4的bugDescription问题描述GDB/XMDdebugwillnotworkforthe
Zynq
designscreatedusingViv
三、缺
·
2023-07-15 16:13
zynq
基于zedboard(
zynq
7020)使用命令行(sysfs )读取、控制AXI_GPIO开关、led和PS MIO
linuxgpio从内核空间导出到用户空间 petalinux在制作Linux系统时,会自动的将gpio从内核空间导出到用户空间,在用户空间下可以通过sysfs方式控制gpio;用户空间位置在/sys/class/gpio,在该文件夹下能看到gpiochipX,X代表gpio的base从那里开始。比如vivado设计用的axi-gpio地址时412000,经过空间导出到用户空间之后,gpioch
RyanLee90
·
2023-07-15 16:10
ZYNQ
LINUX
linux
基于
ZYNQ
阵列涡流检测系统硬件设计(一)
感应线圈的感应信号会被AD模数转换芯片进行采集,
ZYNQ
的PL部分会将AD模数转换芯片的数字量保存在FIFO
深圳信迈科技DSP+ARM+FPGA
·
2023-07-15 14:52
ZYNQ
fpga开发
7Z010 引脚功能详解
参考文档包括:ds187-XC7Z010-XC7Z020-Data-Sheetds190-
Zynq
-7000-Overviewug585-
Zynq
-7000-TRMug865-
Zynq
-7000-P
小屁冬
·
2023-06-24 06:34
FPGA
FPGA
Verilog
7Z010
7Z045 引脚功能详解
参考文档包括:ds191-XC7Z030-XC7Z045-data-sheetds190-
Zynq
-7000-Overviewug585-
Zynq
-7000-TRMug865-
Zynq
-7000-P
小屁冬
·
2023-06-24 06:04
FPGA
FPGA
Verilog
7Z045
ZYNQ
开发板启动Qt程序
交叉编译后的Qt可执行文件拷贝到/usr/root
ZYNQ
开发板启动Qt程序前需要配置环境变量exportDISPLAY=:0.0
XXYBMOOO
·
2023-06-22 10:32
qt
开发语言
linux
Zynq
CAN控制器:FPGA中的控制器
Zynq
CAN控制器:FPGA中的控制器
Zynq
是赛灵思公司推出的一款基于ARMCortex-A9架构的SOC芯片,具有集成的FPGA和处理器系统,从而实现了高度的可编程性和灵活性。
python&matlab
·
2023-06-21 21:34
fpga开发
matlab
linux 添加spi 驱动,Linux 设备树添加spi设备
Linux:4.6应用开发板:
zynq
系列zc706、zedboard文件系统:ubuntu12参考帖子:https://stackoverflow.com/questions/53634892/linux-spidev-why-it-shouldnt-be-directly-in-devicetree
nameoverflow
·
2023-06-21 12:42
linux
添加spi
驱动
ZYNQ
——锁相环(PLL)实验
文章目录一、介绍二、添加时钟IP三、设计源代码四、仿真测试五、添加ILAIP六、分配引脚七、板上验证八、示波器输出九、问题汇总一、介绍
ZYNQ
开发板上只有一个50MHz的时钟输入,如果要用到其他频率的时钟
西岸贤
·
2023-06-20 23:50
zynq
zynq
Vivado
PHY芯片的使用(一)之基本概念讲解1
本系列主要讲解在嵌入式领域的使用,以为Xilinx
zynq
7000系列or复旦微的FMQL为主控芯片,88e1111和国产PHYXL53XXX为例讲解,前几章介绍基本概念,而后主要以软件工程师的角度在裸机
比特流1024
·
2023-06-19 06:46
芯片国产化
计算机网络
mcu
信息与通信
欢迎各位嵌入式同僚交流问题、经验。
stm32、
ZYNQ
7000、xilinxFPGAmicroblaze、dsp等主控芯片、一些常见的控制类芯片和AD,DA相关芯片。欢迎大家一起交流讨论,共同进步。在博客中我计划
比特流1024
·
2023-06-19 06:15
技术情感交流
单片机
嵌入式硬件
ZYNQ
——PL端流水灯的实现
文章目录一、介绍二、代码编写三、引脚分配四、仿真分析五、添加ILAIP六、板上验证一、介绍本文介绍的是在
ZYNQ
7020黑金开发板上实现PL端流水灯的例子,开发板上PL端的LED灯总共有4个,在原理图中找到
西岸贤
·
2023-06-18 15:14
zynq
zynq
Vivado
【国产虚拟仪器】基于
ZYNQ
的声发射采集系统方案
系统的整体设计流程为根据上述设计需求进行硬件设备的选型并搭建起声发射采集系统的硬件平台,在该平台上进行声发射采集板卡的设计并根据要求进行上位机软件的设计。该系统的工作过程为,上位机软件按照预先设置的ip地址与端口号与下位机通过以太网连接并向下位机发送开始采集命令。下位机接收到命令向上位机返回采集开始命令,等待数据采集。传感器模块时刻监控采集信号,经过放大模块放大信号并通过A/D模数转换模块传输给Z
深圳信迈科技DSP+ARM+FPGA
·
2023-06-16 14:18
国产NI虚拟仪器
ZYNQ
数据采集
声音
虚拟仪器
ZYNQ
7020 开发板开机检测
拿到开发板后检测开发板能否正常工作。检测需要的工具:电脑、显示器(有HDMI接口)、HDMI线、鼠标、键盘、网线、USB转串口驱动软件。在检测之前,先要在自己的电脑上安装好终端工具和USB转串口的驱动软件。终端工具我安装的是MobaXterm。USB转串口的驱动软件用的是CP210x_Windows_Drivers.zip,解压后双击x64可执行文件完成安装即可。开发板的各个端口连线如下图所示。电
西岸贤
·
2023-06-16 05:04
zynq
ZYNQ
fpga驱动oled iic显示代码_【正点原子FPGA连载】第十八章PS通过VDMA驱动LCD显示实验领航者
ZYNQ
之嵌入式开发指南...
1)实验平台:正点原子领航者
ZYNQ
开发板2)平台购买地址:https://item.taobao.com/item.htm?
weixin_40001025
·
2023-06-15 23:39
fpga驱动oled
iic显示代码
正点原子j-link驱动下载
正点原子ov7725与野火区别
基于
ZYNQ
UltraScale+ MPSoC 实现 MIPI数据接收+VDMA传输到DDR+UDP协议发送数据包
参考文档:pg201-
zynq
-ultrascale-plus-processing-systempg232-mipi-csi2-rxpg020-axi-vdma其他IP核的产品手册,请自行在DocNav
sheng_gao
·
2023-06-15 23:09
Zynq
7020 AXI Video Direct Memory Access 裸板编程
以写为例子,A4为所一行需要的大小,由于输入进来的是yuv422,为两个字节。A8为到了这个大小的时候就会产生一个tlast信号。A0为收到这么多个tlast时就会在第二个缓冲区的起始地址。故这里只要写满一行就会有个tlast信号,写满720的时候就会到第二个缓冲区的起始地址去。intAxiVDMASelfTestExample(u16DeviceId){XAxiVdma_Config*Confi
smile_5me
·
2023-06-15 23:09
Xilinx
Zynq7020
AXI DMA简介与使用【
ZYNQ
】+【DMA】+【Vivado】
DMA:直接内存访问。可以在不在CPU干涉的情况下进行数据的搬运。PS端由集成DMAC的硬核。DDR3---IO---DDR3---OCM---PLAXIDMA简介:概述:AXIDMA:AXIDirectMemoryAccess,直接内存访问AXIDMA为内存和AXI4-Stream外设之间提供了高带宽的直接内存访问其可选的S/G功能可以将CPU数据搬运任务中解放出来AXI4MemoryMapRe
陈嗨呀
·
2023-06-15 23:38
fpga开发
ZYNQ
-7 几种DMA的区别与对比
一AXI总线与DMA对于
ZYNQ
,掌握PS与PL的高速接口;掌握几种DMA的区别与用法;能够编写基于AXI-4总线的用户IP且打包,意味着对
ZYNQ
器件的掌握已经进入了真正的入门,或中级水平。
wandering_star
·
2023-06-15 23:08
上一页
6
7
8
9
10
11
12
13
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他