Zynq(ARM+FPGA)

Zynq PS DMA控制器应用笔记

ZynqPSDMA应用笔记Hello,PandaZynq-7000系列器件PS端的DMA控制器采用ARM的IP核DMA-330（PL-330）实现。
_Hello_Panda_·2020-07-04 17:14

Xilinx Zynq器件要点（1）

作者：Hello，Panda目前Xilinxzynq器件刮起了一阵SoC风，正在全国如火如荼的推行。
_Hello_Panda_·2020-07-04 17:14

zynq linux驱动之PL-PS中断

PC：Windows10虚拟机：ubuntu16.04vivado：2017.04PetaLinux：2017.04开发板：黑金AX7010根文件系统：debian8----------------------------------------------------------------------传说中的分割线----------------------------------------
可疑的胡萝卜·2020-07-04 17:01

Xilinx ZYNQ SOC入门基础之使用SDK自带程序测试内存及DRAM实验

引言：上一篇文章我们介绍了ZYNQSOC设计流程及HelloWord实验，本节我们在上一节实验的基础上继续使用XilinxSDK自带的测试例程测试内存和DRAM，以验证SOC芯片及SDRAM是否可以正常工作
通信电子@FPGA高级工程师·2020-07-04 16:47

Linux 下ZYNQ开发环境的搭建

软件版本Linux系统安装包为ubuntu-16.04.5-desktop-amd64Vivado版本为Xilinx_Vivado_SDK_2016.1_0409_1.zip安装VivadoLinux下解压Xilinx_Vivado_SDK_2016.1_0409_1.zip，在其目录下打开终端，输入以下命令安装Vivado。sudo./xsetup按照指示一步一步安装并COPYlicence。上
gengdianjun7230·2020-07-04 16:56

zynq-7000的linux QSPI flash启动

安装SDK后，适用于zynq的交叉编译工具链就有了，运行一下提供的脚本settings64.sh(我的linux主机是64位ubuntu14.04)。
gdlituo·2020-07-04 16:12

zynq linux ne10 函数库使用

1函数类型变换类型数据类型FFT长度c2cFFT/IFFTfloat/int32/int162^N(Nis2,3….)r2cFFTfloat/int32/int162^N(Nis3,4….)c2rIFFTfloat/int32/int162^N(Nis3,4….)2定义的fft相关的指针函数，如果运行程序的处理器有simd结构，则运行neon实现的fft，如果没有则运行c实现的fft。3ne10实
俗子凡夫·2020-07-04 16:58

xilinx zynq 7000 PS PL test

主要用到vivado2103.4，vivadosdk开发。Vivado2103.4建立硬件工程描述。为vhdl工程。Vivadosdk包括下面三个包：硬件开发包-为vivado2013.4建立工程导出的bitstream。包括ps配置，pl逻辑，以及互连。板级支持包-建立是需要添加PL逻辑driver，之后可以方便调用其提供的功能。开发包-包含测试文件和common.h头文件。一。硬件工程描述开始
gaoloudushang·2020-07-04 16:48

Zynq篇——uart中断

然后zynq似乎比较复杂，中断也比较。在zynq中有个Scu（snoopcontrolunit窥探控制单元，也是arm所有的）专门控制中断处理。Vivado
fzhykx·2020-07-04 16:50

ZYNQ 7000 Vivado 裸机开发（一）hello_world

vivado版本：Vivado2019.2SOC:本例程实现从串口持续打印"hello_world",只进行PS端的开发，不涉及PL端。一、新建Vivado工程打开Vivado软件->CreateProject,一路点击Next,遇到项目名称，将项目名称由project_1改为hello_world,保存到合适的位置：再一路Next,进入器件选型界面，如下图，选择xc7z020clg400-2,然
桃叶儿·2020-07-04 15:47

zynq中三种GPIO的介绍和实现方式

转载链接:https://blog.csdn.net/husipeng86/article/details/52123465三种GPIO的介绍学了zynq一段时间，一上来的时候就被zynq的GPIO唬住了
feifansong·2020-07-04 15:14

Zynq UltraScale+MPSoc 开发(二)

文件一创建petalinux工程$cdyou-work-dir$source/vm/petalinux/settings.sh$petalinux-create--typeproject--templatezynqMP
文虫并雕·2020-07-04 15:26

SDsoc

仍然在不断发展在他这方面的优势，已经从原来的ISE进化到vivado，SDK，SG(systemgenerator)，再到SDsoc，现在可以说不需要完全懂verilog，嵌入式开发人员也足以充分运用起Xilinx的ZYNQ
edward_zcl·2020-07-04 15:19

ZYNQ-7000 SoC几种DMA的区别与对比

一、AXI总线与DMA对于ZYNQ，掌握PS与PL的高速接口；掌握几种DMA的区别与用法；能够编写基于AXI-4总线的用户IP且打包，意味着对ZYNQ器件的掌握已经进入了真正的入门，或中级水平。
刘小狼·2020-07-04 15:06

【zynq】vivado sdk没有自动生成驱动

在修改vivado工程，添加新的模块后，没有自动生成驱动，xparameters.h和BSP中的libsrc均没有正确生成驱动。点击ModifythisBSP‘sSettings可以看到，新加入的axi_bram的驱动是none。点击Driver列的下选框，选择bram或generic都会有以下错误Anerrorhasoccurred.Seeerrorlogformoredetails.(SwPl
@darcy·2020-07-04 15:01

ZYNQ笔记（7）：AXI从口自定义IP封装

一、ZYNQAXI总线拓扑结构图黄色部分即为FPGA部分。二、新建AXI_Lite寄存器列表1..点击主页上方菜单Tools---CreateadnpsckageIP，点击Next2.选择第四项，Ne
djue7752·2020-07-04 14:48

ZYNQ笔记（2）：PS端——Hello World ！

PL端使用过后，来到了ZYNQ核心的部分：PS端，现在用Vivado软件对ZYNQ-7000开发板的PS端进行第一个程序设计：HelloWorld。
djue7752·2020-07-04 14:48

ZYNQ笔记（1）：PL端——led灯

ZYNQ分为PS和PL，此博客实际上是FPGA中一个完整的FPGA工程的创建。
djue7752·2020-07-04 14:48

【转】AXI_Lite 总线详解

目录：·1.前言·2.AXI总线与ZYNQ的关系·3AXI总线和AXI接口以及AXI协议·3.1AXI总线概述·3.2AXI接口介绍·3.3AXI协议概述·3.4AXI协议之握手协议·3.5突发式读写·
djue7752·2020-07-04 14:48

ZYNQ笔记（5）：软中断实现核间通信

ZYNQ包括一个FPGA和两个ARM，多个ARM核心相对独立的运行不同的任务，每个核心可能运行不同的操作系统或裸机程序，但是有一个主要核心，用来控制整个系统以及其他从核心的允许。
djue7752·2020-07-04 14:48

ZYNQ笔记（3）：GPIO的使用（MIO、EMIO）——led灯

（3）在ZYNQ-7000SOC内，GPIO模块的控制寄存器和状态寄存器采用存储器映射方式，它的基地址为0xE000_A000。（4）每个GP
djue7752·2020-07-04 14:17

【原创】闫若川FPGA：TFT LCD液晶屏 FPGA 代码

【原创】TFTLCD液晶屏的FPGA代码随着FPGA的发展，尤其是ZYNQ和CycloneV的出现，LCD液晶屏的显示在FPGA上的应用得到了很大的发展。用逻辑去写图片，毕竟不是强项。
dba37162·2020-07-04 14:53

看门狗不断复位

最近遇到一个问题，在zynq上跑起linux4.4的kernel出现如下状况：板子出现死机，在串口上无法敲命令，最后60s后被watchdog复位。这个状况出现频率不固定。
dachunfree·2020-07-04 14:10

zynq MIO驱动

给了原理图，该怎么把MIO管脚配置成gpio模式？怎么做输入输出？做输出怎么发拉高拉低呢？比如下图原理图，你怎么把ps的MIO20和MIO21配置起来呢？1.首先你通过ug585datasheet要找到MIO20和MIO21所对应的寄存器。找了寄存器，那么开始查看内容，把他配置成gpio模式：三态（高阻态得关闭了），开始这个没配置，一直无法output高电平。2.设置对应寄存器为输出管脚。3.输出
dachunfree·2020-07-04 14:40

如何在vivado中使用AXI IP核搭建ZYNQ 7000平台(以spi IP核为例)

添加ZYNQCPUIP核单击createblockdesign
踏雪@无痕·2020-07-04 14:27

Zynqnet(四)fgpa_top模块的weights.bin和input.bin的结构 VS darknet中权值和输入的结构

背景：对于FPGA加速模块的使用，除了知道如何设置一些宏变量和全局变量之外，对于卷积核权值的存储和输入数据的存储顺序是另外一个非常重要的问题。为了尽快将其源码移植到自己的项目中，需要构造这两个部分，原论文中是使用的python脚本将caffermode转化成相应的weight.bin。那么，如果对于非caffemodel，或者想对自己的CNN程序进行局部加速，怎么办？这里就需要搞清楚weights
crazyeden·2020-07-04 13:21

AMBA总线概述（一）

比如Xilinx公司的Zynq芯片，就是ARM与FPGA之间的连接通
chuhang_zhqr·2020-07-04 13:06

zynq移植RT2870调试记录

最近在zynq上调试wifi，使用的是D_LINK的一款wifi，芯片是RT2870的。在网上搜了些资料，参考了点击打开链接这个博客，具体的内容我还是详细复制下吧。
chuhang_zhqr·2020-07-04 13:36

Petalinux boot from QSPI flash

1在u-bootbuild时要加上串行flash命令，所以要在/subsystems/linux/configs/u-boot/platform-top.h头文件中加上宏#defineCONFIG_ZYNQ_QSPI
God_s_apple·2020-07-04 13:29

Zynq mio总结

Zynq的IO包括对外连接的GPIO和内部PS与PL通信的AXIO。其中对外的GPIO又分为两种：MIO和EMIO。MIO直连到PS；EMIO则是PS扩展到PL，从PL接出的IO。
choose123·2020-07-04 13:52

ZYNQ芯片AXI 协议和PL和PS接口互联

AXI协议Zynq可扩展平台的性能不仅在于PS与PL的功能强大，最大的优势在于能把二者联合起来使用以形成完整体系。其中，起到至关重要作用的就是通过AXI总线协议实现两部分的紧密联合。
chinamaoge·2020-07-04 13:35

基于HLS的视频缩放测试

测试使用模块：OV5640摄像头，LCD(RGB接口)屏、ZYNQFPGA开发板。放大测试：将720P分辨率图像放大到1080P。
chenwanzui2526·2020-07-04 13:03

ZYNQ-702裸机之MIO使用

ZYNQ-702裸机之MIO使用1.硬件环境搭建-将时钟从PS的FCLK_CLK0连接到PL的M_AXI_GP0_ACLK-双击ZYNQ，进行下图操作-702的MIO10连接着LED–DS23然后进行，
chaorwin·2020-07-04 12:35

ZCU102资源整理

ZCU102开发(1)运行基于ubuntu文件系统的Linuxhttps://blog.csdn.net/telantan/article/details/73928695XilinxZynqUltraScale
ccwwff·2020-07-04 12:43

ZYNQ(七）PL端的中断请求

ZYNQ的中断框图：ZYNQ使用两个cortex-A9处理器（CPU)以及GIC（GenericInterruptController)中断控制器。
人无再少年97·2020-07-04 12:05

ZYNQ学习（一）搭建最小系统 Hello World实验

使用vivado完成基于zynq平台的嵌入式系统设计，Xilinx为了尽量简化设计流程，提供如下两个主要设计工具：（1）VivadoIDE中的IPIntegrator，将基于处理器的设计连接在一起，以图形化的方式设置器件
人无再少年97·2020-07-04 12:05

ZYNQ(四）封装User IP

用户同样可以自己编写硬件描述语言（HDL），然后封装成IP来使用。本节的内容即自己封装一个IP，再使用SDK进行debug（1）创建vivado工程（加入led.v流水灯代码）moduleled(inputclk_100MHZ,inputrst_n,outputreg[3:0]led);reg[31:0]cnt;always@(posedgeclk_100MHZornegedgerst_n)beg
人无再少年97·2020-07-04 12:05

学习ZYNQ之FPGA13.1（串口）

输入信号为时钟信号和复位信号，输出信号为uart_data和uart_done,并且定义寄存器类型串口接收模块：module(inputsys_clk,inputsys_rst_n,inputuart_rxd,outputreg[7:0]uart_data,outputreguart_done)parameterCLK_FREQ=50_000_000;parameterUARS_BPS=11520
带刺的小乌龟·2020-07-04 12:00

学习ZYNQ之FPGA14（RGB_LCD彩条实验）

本次实验需要编写4个模块，分别为ID读取模块，时钟分频模块，LCD显示模块和LCD驱动模块。ID读取模块：实验中每次复位后，ID的读取只有一次。modulerd_id(inputclk,inputrst_n,input[23:0]lcd_rgb,outputreg[15:0]lcd_id);regrd_flag;always@(posedgeclkornegedgerst_n)beginif(!r
带刺的小乌龟·2020-07-04 12:00

学习ZYNQ之FPGA12（时钟IP核）

本次实验为使用时钟IP核，输入信号有时钟信号，复位信号；输出信号为需要得到的频率。管脚信息如上。首先在IPCatalog中找到时钟向导clockingwizard进行设置；module(inputsys_clk,inputsys_rst_n,outputclk_100m,outputclk_100m_108deg,outputclk_50m,outputclk_25m);//例化程序，在IPsou
带刺的小乌龟·2020-07-04 12:00

学习ZYNQ之FPGA11（呼吸灯）

本次实验为呼吸灯实验，实际上是调节占空比程序的编写，通过占空比的变化使led灯有亮到灭，由灭到亮。输入信号为时钟信号和复位信号，输出信号为led信号。占空比变化原理如下图：实验中用到的led灯为核心板上的led灯，管脚号为J16。modulebreath_led(inputclk,inputrst_n,ouputled);reg[15:0]period_cnt;reg[15:0]duty_cycl
带刺的小乌龟·2020-07-04 12:59

学习ZYNQ之FPGA9（按键控制led灯）

上图为控制led灯的设计图，输入信号包括时钟信号、复位信号、两位的key信号（需要注意的是按键按下为低电平），输出信号为两位led的信号。程序中的输出端口led需要在always语句中赋值，所以定义成reg类。，比较难绕的是led_ctrl，它代表的是每隔0.5秒变化一次。modulekey_led(inputclk,inputrst_n,input[1:0]key,outputreg[1:0]l
带刺的小乌龟·2020-07-04 12:59

学习ZYNQ之FPGA3(vivado软件熟悉)

以led闪烁对vivado软件进行熟悉。1.新建工程打开QucikStart部分的createProject新建一个工程，其他两个分别是打开工程和打开一个模板工程。2.设计输入文件保存路径全英文PTLProject：按照常规开发流程Post-synthesisProject:需要导入源文件和综合后工程I/OPlanningProject：I/O工程importProject：导入工程Example
带刺的小乌龟·2020-07-04 12:29

vitis_zcu102_2_Vitis 实现 Bare-Metal 工程

建立BlockDesign，添加ZynqUltraScale+MPSoc的IP点击RunBlock
bt_·2020-07-04 12:55

PS 和 PL 互联技术之AXI接口

（一）AXI接口如何设计高效的PL和PS数据交互通路是ZYNQ芯片设计的重中之重。
肃宁老赵·2020-07-04 12:00

玩转zynq7020开发板——PS利用AXI接口读取STLM75和XADC

有幸获得米尔Z-turnBoard试用体验，Z-turnBoard是采用xilinxzynq7020系列处理器设计的一款FPGA+ARM的嵌入式单板。
bishen1574·2020-07-04 12:52

ZYNQ7000 uboot实现两级引导及加载FPGA程序

ZYNQ7000uboot实现两级引导及加载FPGA程序这里主要是针对qspiflash启动，然后uboot源码为xilinx-v2019.2版本。
如之·2020-07-04 11:35

Zynq UltraScale＋ MPSoC Ubuntu part 2 - Building and Running the Ubuntu Desktop From Sources

https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841937/Zynq+UltraScale+MPSoC+Ubuntu+part+2+-+
写写代码想想她·2020-07-04 11:10

ZYNQ中断使用入门基础教程

http://www.elecfans.com/emb/fpga/20171122583385.html任何一个嵌入式系统级的设计都离不开中断，对于拥有双cotex-A9的Zynq来说也一样。
写写代码想想她·2020-07-04 11:38

zynq7000 | 如何生成从Flash和SD卡启动的镜像文件

在《ZYNQ-7000使用总结（3）——PS和PL部分配合使用》中，我们已经可以将PL与PS部分一起使用，并且通过JTAG下载到板子运行。
写写代码想想她·2020-07-04 11:38
上一页 36 37 38 39 40 41 42 43 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他