E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
fpga算法设计
HLS(一)Vivado高层次综合概述
目录1.什么是
FPGA
？
优秀的守夜人
·
2023-12-14 14:21
深度学习硬件设计
fpga开发
性能优化
硬件工程
人工智能
Xilinx原语详解——IBUFDS & OBUFDS
在使用
FPGA
时，往往会用到一些差分信号，比如HDMI接口，LVDS接口的ADC、显示器等等设备，而
FPGA
内部往往只会使用单端信号，就需要完成单端信号和差分信号的相互转换，xilinx提供了两个原语对所有
电路_fpga
·
2023-12-14 13:25
fpga开发
高云GW1NSR-4C开发板M3硬核应用
2.
FPGA
综合：解压文件，打开\Gowin_EMP
SDAU2005
·
2023-12-14 13:52
Verilog
fpga开发
FPGA
高端项目：UltraScale GTH + SDI 视频编解码，SDI无缓存回环输出，提供2套工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的GT高速接口解决方案我目前已有的SDI编解码方案3、详细设计方案设计框图3G-SDI摄像头LMH0384均衡EQUltraScaleGTH的SDI模式应用UltraScaleGTH基本结构参考时钟的选择和分配UltraScaleGTH发送和接收处理流程UltraScaleGTH发送接口UltraScaleGTH接收接口UltraScaleGTHIP核
9527华安
·
2023-12-14 13:44
FPGA编解码SDI视频专题
FPGA
GT
高速接口
菜鸟FPGA图像处理专题
fpga开发
视频编解码
缓存
GTH
SDI
UltraScale
基于
FPGA
的视频接口之高速IO(SATA)
FPGA
实现SSD硬盘的存储，有点在于速度优势（可达到200MB/s
Eidolon_li
·
2023-12-14 13:05
基于FPGA的视频接口驱动
fpga开发
【
FPGA
/verilog -入门学习10】verilog 查表法实现正弦波形发生器
0，需求用查找表设计实现一个正弦波形发生器寻址的位宽是10位，数据量是1024个，输出的数据是16位1，需求分析数据量是1024个：x=linspace(0,2*pi,1024)输出数据是16位:y范围：0~2^16-1=0~65535y=(sin（x）+1)*65535/2寻址的位宽是10位输入是0~10231023占用10位操作步骤1，使用matlab生成数据，制作sin_rom.coe文件x
王者时代
·
2023-12-14 13:02
verilog
&FPGA
fpga开发
学习
【
FPGA
/verilog -入门学习6】verilog频率计数器
需求在使能信号控制下，计算输入脉冲的每两个上升沿之间的时钟周期数并输出，即输出脉冲频率的计数值输入信号周期性脉冲信号：需要做检测的脉冲频率信号使能信号：高电平进行频率计数，低电平清零计数器输出信号计数值：输出脉冲频率的计数值有效信号：该信号拉高时，输出计数值有效需求分析1，输出产生计数完成状态《=EN且有上升沿脉冲2，输出计数值《=上升沿来临时候从0开始计数，直至下一个上升沿脉冲到来结束，把计数值
王者时代
·
2023-12-14 13:32
verilog
&FPGA
fpga开发
【
FPGA
/verilog -入门学习2】verilog 生成上升沿下降沿脉冲
需求1：使用脉冲边沿检测法设计一个上下降沿检测功能使用脉冲边沿检测法设计一个上下降沿检测功能1，使用clk脉冲来临时pluse移位赋值preg1<=plusepreg2<=preg2preg1比pluse晚一个时钟，preg2比preg1晚一个时钟在利用与/非指令合并，生成上升沿的一个脉冲的r_pluse<={r_pluse[0],pulse};//等效于r_pluse[0]<=pluser_pl
王者时代
·
2023-12-14 13:31
verilog
&FPGA
fpga开发
【
FPGA
/verilog -入门学习4】verilog 实现多路脉冲计数
需求：设计一个脉冲计数器，其功能如下输入脉冲：4路脉冲信号，分别对每路进行脉冲检测并计数使能信号：高电平进行计数，低电平清零计数器计数器：在使能信号高电平期间，对脉冲信号的上升沿进行检测并递增计数值编写测试脚本，进行仿真验证需求分析：使用上一章的一路脉冲检测，使用例化方式产生多路vlg_design使用上章节生成的最小系统//*脉冲计数，当是能时，对pluse脉冲计数实现步骤1）产生pluse上升
王者时代
·
2023-12-14 13:31
verilog
&FPGA
fpga开发
超大规模集成电路设计----
FPGA
时序模型及FSM的设计（八）
本文仅供学习，不作任何商业用途，严禁转载。绝大部分资料来自中国科学院段成华教授PPT超大规模集成电路设计----RTL级设计之FSM（八）7.1CPLD的时序模型7.1.1XPLA3时序模型7.1.2具体时序组成（重点）1.PadtoPad(tPD)2.ClockPadtoOutputPad(tCO)3.ClocktoSetup(tCYC)4.ClocktoPad5.PathEndingatClo
MinJohnson
·
2023-12-14 12:59
FPGA/Verilog
数字集成电路
fpga开发
FPGA
与CPLD的区别与联系
1、
FPGA
定义及特点
FPGA
采用了逻辑单元阵列LCA(LogicCellArray)这样一个新概念,内部包括可配置逻辑模块CLB(ConfigurableLogicBlock)、输入输出模块IOB(InputOutputBlock
程老师讲FPGA
·
2023-12-14 12:27
fpga开发
什么是
FPGA
原型验证？
EDA工具的使用主要分为设计、验证和制造三大类。验证工作贯穿整个芯片设计流程，可以说芯片的验证阶段占据了整个芯片开发的大部分时间。从芯片需求定义、功能设计开发到物理实现制造，每个环节都需要进行大量的验证。现如今验证方法也越来越多，例如：逻辑仿真（功能验证），形式验证，原型验证。功能验证基于软件，验证成本较低，验证环境方便，但性能较差；形式验证为静态验证方式，但不可仿真DUT的一些动态行为。而开发者
程老师讲FPGA
·
2023-12-14 12:27
fpga开发
用于 ChatGPT 的
FPGA
加速大型语言模型
简介：大型语言模型近年来，大型语言模型（LLM）彻底改变了自然语言处理领域，使机器能够生成类似人类的文本并进行有意义的对话。这些模型，例如OpenAI的GPT，具有惊人的理解和生成语言的能力。它们可用于广泛的自然语言处理任务，包括文本生成、翻译、摘要、情感分析等。大型语言模型通常使用深度学习技术构建，特别是使用Transformer架构。Transformer是一种神经网络模型，擅长捕获序列中的长
FPGA技术联盟
·
2023-12-14 12:00
chatgpt
人工智能
fpga
大型语言模型
算法设计
与分析第五章作业
用回溯法分析“最小重量机器设计问题”代码#includeusingnamespacestd;constintN=1010;intn,m,d;intw[N][N],c[N][N];intx[N],bestx[N];intcw,cm;intbestw=0x3f3f3f3f;voiddfs(intu){if(u>n){if(cw>n>>m>>d;for(inti=1;i>c[i][j];for(inti
令夏二十三
·
2023-12-07 01:03
#
算法
算法
深度优先
回溯法
FPGA
-EEPROM读写记录
整篇文章会首先对AT24C64技术文档进行分析，其次分析AT24C64在
FPGA
上的引脚分配情况，最后逐步分析正点原子给出的Verilog代
Authony.
·
2023-12-06 18:22
FPGA
fpga开发
verilog语法tips
近来有感于技能不足了，所以继续学习
FPGA
、ASIC相关基础知识，分享一点微不足道的经验，也希望各位大佬多多指点蛤（软件工具：ISE）。
我喜欢唱跳rap打篮球
·
2023-12-06 15:35
算法与数据结构-递归
文章目录递归
算法设计
技术1什么是递归1.1递归的定义1.2何时使用递归1.3递归模型2递归
算法设计
2.1递归与数学归纳法2.2递归
算法设计
的一般步骤2.3递归数据结构及其递归
算法设计
2.4基于归纳思想的递归
算法设计
松东路
·
2023-12-06 14:36
算法与数据结构
算法
数据结构
K7系列
FPGA
多重启动(Multiboot)
Xilinx家的
FPGA
支持多重启动功能（Multiboot），即可以从多个bin文件中进行选择性加载，从而实现对系统的动态更新，或系统功能的动态调整。
今朝无言
·
2023-12-06 14:56
数字逻辑
fpga开发
开发语言
嵌入式硬件
Quartus II 13.1入门使用方法
QuartusII是由AlteraCorporation（现为英特尔旗下的IntelProgrammableSolutionsGroup）发布的一款综合性的
FPGA
设计软件。
Tony小周
·
2023-12-06 14:26
fpga开发
[原创]
FPGA
级联之JTAG烧录
根据客户产品需求，需要评估并转换出设计方案，公司对于产品成本的敏感，一片大容量芯片是足够了，但是价格高，两片芯片价格叠加低于一片大容量
FPGA
芯片，自然双芯片处理就成为了首选。
佣兵之王@大青山
·
2023-12-06 14:55
硬件设计之微处理器应用技巧
fpga开发
FPGA
串口接收解帧、并逐帧发送有效数据-2
FPGA
串口接收解帧、并逐帧发送有效数据工程实现的功能：
FPGA
串口接收到串口调试助手发来的数据，将其数据解帧。
灵风_Brend
·
2023-12-06 14:25
ZYNQ&FPGA实例
fpga开发
信息与通信
【【
FPGA
之 MicroBlaze XADC 实验】】
FPGA
之MicroBlazeXADC实验VivadoIP核提供了XADC软核，XADC包含两个模数转换器（ADC），一个模拟多路复用器，片上温度和片上电压传感器等。
ZxsLoves
·
2023-12-06 12:12
FPGA学习
fpga开发
【
FPGA
】Vivado开发流程（基于2018.3版本）
基本流程：①设计定义②设计输入③分析综合④功能仿真⑤布局布线⑥分析性能1.启动软件双击Vivado图标即可启动Vivado软件。2.创建工程①QuickStart组包含有CreateProject（创建工程）OpenProject（打开工程）OpenExampleProject（打开实例工程）。②Tasks组包含有ManageIP（管理IP）OpenHardwareManager（打开硬件管理器）
龙王山的眺望者
·
2023-12-06 09:34
FPGA
fpga开发
xilinx系列
FPGA
基于VIVADO的pin delay列表生成说明
目录1概述2示例平台3操作说明4注意事项xilinx系列
FPGA
基于VIVADO的pindelay列表生成说明1概述本文用于讲诉xilinx系列
FPGA
基于VIVADO的pindelay列表生成说明，以及一些注意事项
风中月隐
·
2023-12-06 08:44
FPGA
fpga开发
pin
delay
Vivado 综合属性实用命令
演示使用的Vivado版本：2018.3
FPGA
芯片型号：xc7a35tfgg484-2本篇博文，建议在电脑端网页/pad上查看~综合阶段综合设置综合设置的打开方式：注意：凡是出现在综合设置区的设置均为全局设置
在路上-正出发
·
2023-12-06 02:38
XILINX
FPGA
开发经验专栏
XILINX
FPGA
Vivado
综合约束
VIVADO仿真功能系列
版权声明：本文为CSDN博主「
FPGA
Designer」的原创文章，遵循CC4.0BY-SA版权协议，转载请附上原文出处链接及本声明。
杏儿黄
·
2023-12-06 02:07
#
Xilinx/FPGA
xilinx
Vivado
使用Git进行Vivado版本控制
前言 学习
FPGA
也有一段时间了，现在工程相较于以前，一个工程的可能所需要占据的空间有几百兆甚至更大，也在想着有没有什么好的办法来管理这些工程。
black_pigeon
·
2023-12-06 02:37
工具使用
git管理vivado
Vivado版本控制
Vivado版本控制如果您有幸进入
FPGA
领域，那么会遇到版本控制问题，本文讲解的是如何用git进行Vivado进行版本控制。
神州永泰
·
2023-12-06 02:34
FPGA
fpga开发
【risc-v】易灵思efinix
FPGA
riscv嵌入式软件源码分享
系列文章目录分享一些
fpga
内使用riscv软核的经验，共大家参考。后续内容比较多，会做成一个系列。
神仙约架
·
2023-12-05 23:59
efinix
fpga开发
risc-v
易灵思
efinix
【Intel/Altera】 全系列
FPGA
最新汇总说明，持续更新中
前言2023年11月14日英特尔
FPGA
中国技术日，Intel刚发布了新的
FPGA
系列，官网信息太多，我这里结合以前的信息，简单汇总更新一下，方便大家快速了解Intel/Altera
FPGA
家族。
神仙约架
·
2023-12-05 23:59
INTEL（ALTERA）
FPGA
fpga开发
INTEL
Altera
Vivado时序收敛技术（一） Baseline基础理论
FPGA
Times如何知道该约束哪些时钟？ 使用report_clock_networks指令或使用约束向导来查看有哪些主时钟需要约束和输入的主时钟是否被约束。report_clock
yundanfengqing_nuc
·
2023-12-05 21:56
FPGA
Vivado时序分析概念setup time, hold time
Vivado时序分析概念setuptime,holdtimereferenceWhatisSetupandholdtimeinan
FPGA
?
dengyindai1024
·
2023-12-05 21:54
我的创作纪念日
初学编程，老师布置的好多课后题和实验课都是让人痛苦连连，没什么思路，后来室友给推荐了CSDN，在这里找到了许多大佬的好的解决思路，很详细也很通俗，那时候可真是帮我度过了许多难关，包括后来学习数据结构，
算法设计
浩泽学编程
·
2023-12-05 15:58
学习
创作纪念日
用
FPGA
实现四通道、全频率 GNSS RF 接收器-用于卫星的精确定位
用
FPGA
实现四通道、全频率GNSSRF接收器-用于卫星的精确定位概念全球导航卫星系统（英文：GlobalNavigationSatelliteSystem，GNSS），又称全球卫星导航系统，是能在地球表面或近地空间的任何地点为用户提供全天候的
OpenFPGA
·
2023-12-05 11:59
fpga开发
从合成需求分解
FPGA
性能的核算实例
从合成性能需求：带宽、采样速率、
FPGA
时钟速率、通道数量、波束数量、缓存时间，推算
FPGA
计算资源、传输带宽以及内存容量的一个简要核算实例。提供了需要考虑的因素及核算方法。
CyberInversion
·
2023-12-05 10:54
fpga开发
算法
matlab
FPGA
_单引脚输入输出-三态
FPGA
_单引脚输入输出-三态以常见的I2C协议通讯方式讲解，SDA线既可以接收数据也可以发送数据，I2C发送写控制命令，在空闲状态时，我们给I2C数据方向控制（sda_dir）信号赋值高电平，将sda
自小吃多
·
2023-12-05 09:48
FPGA
fpga开发
笔记
易灵思
FPGA
烧写EFINIX 芯片下载使用步骤
易灵思
FPGA
烧写EFINIX芯片步骤下面介绍在易灵思软件和下载器驱动都安好后，如何进行程序下载的使用步骤。1.首先把支持易灵思下载的下载器USB线连接好电脑，且电脑识别到正确的驱动。
rui22
·
2023-12-05 09:16
软件使用
fpga开发
易灵思下载器EFINIX
FPGA
高速JTAG编程线USB仿真器驱动安装详细使用步骤
易灵思EFINIXUSB下载器驱动安装详细步骤易灵思EFINX是优秀的国产
FPGA
公司之一，下面是下载器的驱动安装详细步骤。如果不会使用可以跟着步骤操作即可。
rui22
·
2023-12-05 09:46
驱动安装
fpga开发
安路Anlogic
FPGA
下载器的驱动安装教程
安路
FPGA
下载器驱动安装教程安路
FPGA
下载器：EN-ALC10,是一款高性能
FPGA
下载线（编程器），支持安路的开发软件TDS和全系列
FPGA
芯片下载编程，支持全速USB2.0与电脑进行数据通信，通过
rui22
·
2023-12-05 09:09
驱动安装
软件使用
fpga开发
【
算法设计
实验三】动态规划解决01背包问题
请勿原模原样复制！01背包dp具体解释详见链接↓【算法5.1】背包问题-01背包（至多最大价值、至少最小价值）_背包问题求最小价值_Roye_ack的博客-CSDN博客关于如何求出最优物品选择方案？先在递归求dp公式时，若进行【选择】则在决策表ck中标记ck[i][j]=1遍历求完dp公式后，逆向遍历决策表，从最后一个物品开始，如果ck[i][j]=1且ck[i-1][j-w[i]]=1，则标记s
Roye_ack
·
2023-12-05 08:49
算法设计实验
算法
动态规划
java
01背包
数据结构
《计算机
算法设计
与分析（第5版）》笔记
文章目录@[toc]第一章：算法概述1.1|算法与程序算法性质程序1.2|算法复杂性分析算法复杂性时间复杂性最坏情况下的时间复杂性最好情况下的时间复杂性平均情况下的时间复杂性渐进复杂性OOO表示法、Ω\OmegaΩ表示法、θ\thetaθ表示法、ooo表示法OOO表示法运算规则Ω\OmegaΩ表示法θ\thetaθ表示法ooo表示法1.3|`NP`完全性理论判定形式的旅行售货员问题`P`类问题`N
丷从心
·
2023-12-05 07:20
算法
算法
笔记
Python
贪心算法讲解
贪心算法没有固定算法框架，
算法设计
的关键是贪心策略的选择。贪心算法不是对所有问题都能得到整体最优解，选择的贪心策略必须具备无后效性，即某个状态以后的过程不会影响以前的状态，只与当前状态有关。
憨憨小白
·
2023-12-05 06:04
算法之路
贪心算法
算法
数据结构和算法专题---2、算法思想
上文讲到算法的概念、复杂度，本文给大家介绍具体的算法思想，让大家对
算法设计
理念有个认识，后续再分别介绍各种算法。
斑马工
·
2023-12-05 05:36
数据结构和算法专题
数据结构
算法
算法思想
【【
FPGA
之 MicroBlaze 自定义IP核 之 呼吸灯实验】】
FPGA
之MicroBlaze自定义IP核之呼吸灯实验通过创建和封装IP向导的方式来自定义IP核，支持将当前工程、工程中的模块或者指定文件目录封装成IP核，当然也可以创建一个带有AXI4接口的IP核，用于
ZxsLoves
·
2023-12-04 19:21
FPGA学习
fpga开发
tcp/ip
网络协议
FPGA
学习笔记【封装自定义IP核】
AXI接口的自定义IP核为了更方便地使用外部接口驱动或进行系统级的设计时，可以考虑将RTL设计打包制作成自定义的IP核，Vivado会自动生成相关的IP核接口；或者为了在ZYNQ中使用AXI总线将硬核与
FPGA
内 鬼
·
2023-12-04 19:19
FPGA
嵌入式
fpga
Xilinx
Vivado
【软件分享】脱离Vivado建立单独仿真环境软件
原创网络交换
FPGA
,网址：https://www.eet-china.com/mp/a251158.html在进行
FPGA
项目开发时，经常需要使用第三方仿真工具进行仿真，如果每次都需要从Vivado调用第三方仿真工具则会比较麻烦
喵喵苗
·
2023-12-04 16:14
fpga开发
【Altera】Cyclone10
FPGA
DDR3使用
DDRIP核配置调试及遇到的问题读写仲裁时序问题1.拉高read后，wait一直没反应问题2.DDR校正不过的一个可能性延伸学习开发板Intel官方提供c10的开发套件：Intel®Cyclone®10GX
FPGA
DevelopmentKit
神仙约架
·
2023-12-04 15:14
INTEL（ALTERA）
FPGA
fpga开发
fpga
-mif文件生成
要存储断电保存的数据时，就涉及到ROM数据存储，在
fpga
中，涉及到的相关格式有*.hex，*.mif，*.coe。
ethanismyname
·
2023-12-04 15:14
FPGA
fpga
mif
查表
正弦查表
分享几个电视颜色测试图形卡
介绍本文分享几个常见的电视颜色测试图形卡和一段matlab程序，完成JPG转
FPGA
烧写文件，便于把彩色图片预装载到
FPGA
内。电视颜色测试图形卡一种专业检测电视显示效果的工具。
神仙约架
·
2023-12-04 15:44
电视
fpga
rom 初始化文件的一些心得
目录可能遇到的问题问题解决方案rom的初始化用途文件类型如何生成初始化文件示例AlteraXilinx可能遇到的问题问题altera
FPGA
的rom找不到初始化文件，编译过程会提示类似的问题Error(
神仙约架
·
2023-12-04 15:43
学习
fpga开发
上一页
26
27
28
29
30
31
32
33
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他