E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
fpga算法设计
FPGA
模块——AD高速转换模块（并行输出转换的数据）
FPGA
模块——AD高速转换模块（并行输出转换的数据）（1）AD9280/3PA9280芯片（2）代码（1）AD9280/3PA9280芯片AD9280/3PA9280芯片的引脚功能：工作电压2.7到5.5v
云影点灯大师
·
2023-11-28 07:05
FPGA
fpga开发
fpga
嵌入式
FPGA
模块——DA转换模块（AD9708类）
FPGA
模块——DA转换模块（AD9708类）AD9708/3PD9708代码AD9708/3PD9708由于电路接了反相器，所以对应就不一样了。
云影点灯大师
·
2023-11-28 07:05
FPGA
fpga开发
fpga
嵌入式
FPGA
至简设计学习案例200例-每周定时更新
MDY最新推出《
FPGA
至简设计案例200例》项目，每周固定更新至少1个案例，供大家参考学习。
MDYFPGA
·
2023-11-28 07:35
fpga开发
学习
FPGA
西南科技大学数字电子技术实验一（数字信号基本参数与逻辑门电路功能测试及
FPGA
实现）
FPGA
部分
一、实验目的1、掌握基于Verilog语言的diamond工具设计全流程。2、熟悉、应用VerilogHDL描述数字电路。3、掌握VerilogHDL的组合和时序逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。二、实验原理与门逻辑表达式：Y=AB原理仿真图：2输入与非门逻辑表达式：Y=(A·B)'=(A')+(B')原理仿真图：4输入与非门逻辑表达式：Y=A’+B’+C’+D’原理仿真图：
Myon⁶
·
2023-11-28 07:35
数电实验
fpga开发
数字电子技术
数电实验
西南科技大学
学习
diamond
做嵌入式硬件工程师最重要的是什么
熟悉常用的放大电路、滤波电路、电源电路设计和分析这些课程，需要掌握基础技能有：故障定位、解决问题的能力;设计文档的组织编写技能；熟练运用单片机、DSP、PLD、
FPGA
等进行软硬件开发调试的能力；熟练运用设计
嵌入式开发小七
·
2023-11-28 03:04
嵌入式硬件
fpga开发
基于
FPGA
的多通道数据采集系统Verilog设计
基于
FPGA
的多通道数据采集系统Verilog设计随着科技的不断发展，数据采集在许多领域变得越来越重要。
WangWEel
·
2023-11-28 03:00
fpga开发
【二叉树】 50 二叉树：删除以x为根的子树
注意：二叉树ADT的基本操作的
算法设计
很多
systemyff
·
2023-11-27 23:24
DHUのOJ数据结构
二叉树：以x为根的子树的深度
并在此基础上，使用二叉树ADT的基本操作，设计并实现简单应用的
算法设计
。内容：（1）请参照链表的ADT模板，设计二叉树的抽象数据类型。
nameofworld
·
2023-11-27 23:23
我的dhu记录
大数据
c++
数据结构
算法
（178）Verilog HDL：设计一个计数器之exams/ece241_2014_q7a
（178）VerilogHDL：设计一个计数器之exams/ece241_2014_q7a1.1目录1）目录2）
FPGA
简介3）VerilogHDL简介4）VerilogHDL：设计一个计数器之exams
宁静致远dream
·
2023-11-27 22:13
Verilog
HDL教程
fpga开发
什么是好的
FPGA
编码风格？（3）--尽量不要使用锁存器Latch
前言在
FPGA
设计中，几乎没人会主动使用锁存器Latch，但有时候不知不觉中你的设计莫名其妙地就生成了一堆Latch，而这些Latch可能会给你带来巨大的麻烦。什么是锁存器Latch？
孤独的单刀
·
2023-11-27 20:33
FPGA设计与调试
fpga开发
Verilog入门
Verilog
Xilinx
IC
锁存器
【c/c++详解红黑树构建】实现插入构建红黑树，遍历输出颜色（含源码）
【c/c++详解红黑树构建】实现插入构建红黑树，遍历输出颜色（含源码）一、目的1．熟悉
算法设计
的基本思想2．掌握构建红黑树的方法二、内容与设计思想编写红黑树构建算法，中序遍历各节点，输出颜色和值；使用红黑树构建算法
optionboe
·
2023-11-27 18:29
算法
c语言
c++
b树
二叉树
树结构
安卓端街景分割APP及其完整Flutter项目代码与资源文件
blog=pot-blog2.md目录引言总体设计页面展示Splash启动页面模式选择页面分割算法配置页面街景采样和结果展示页面详细设计HRNet开源模型部署预警
算法设计
界面设计结果演示引言安卓端街景分割
BoilingHotPot
·
2023-11-27 11:11
flutter
android
中科亿海微除法器（DIVIDE）
技术背景技术概述
FPGA
实现除法运算是一个比较复杂的过程，因为硬件逻辑与软件程序的区别。
小五头
·
2023-11-27 08:45
fpga开发
FPGA
和CPU、GPU有什么区别？为什么越来越重要？
1.为什么会有这么多的“X”PU？——“配角们”的时代近年来，诸如TPU、MPU、DPU等的”X”PU们似乎层出不穷，市场经常会对这些新创造出的名词感到困惑：为什么会出现这么多的单元？本质上是由于CPU的算力到达瓶颈了，背后是通用计算时代的终结。从发明以来，CPU算力的提升主要依靠两大法宝：一是提高时钟频率，但时钟频率提升面临瓶颈了。因为越高的时钟频率，意味着每秒可执行的运算次数越高，但随着电压下
mjiansun
·
2023-11-27 07:21
ISP专栏
fpga开发
FPGA
实现双向电平转换
网上搜了一圈，好像没看到的类似的中文资料，不过MicroSemi有个文档AC349上给出了完整的解决方案，还有参考代码。话不多说，看图：欲知详情的朋友，请参考AC349
zkf0100007
·
2023-11-27 04:57
FPGA
fpga开发
FPGA
驱动CS4344 VHDL例程
CS4344是一款非常简单的I2S立体声24bitD/A芯片，采样率高达192KHz，相对于ADAU1761复杂的寄存器配置来说，CS4344非常友好，无需配置寄存器，只要按I2S时序输入数据，即可实现立体声输出，且10PINTSSOP封装，对于DIY来说非常友好。最近正好有音频输出需要，就选了CS4344，代码当然不用重复造轮子，GITHUB上已经有了，DInneBosman大佬已经帮我造好了轮
zkf0100007
·
2023-11-27 04:50
fpga开发
驱动开发
集合合并实战
输入样例1212312112输出样例12312二
算法设计
本问题是两个集合的合并问题，集合不允许元素重复
chengqiuming
·
2023-11-27 04:09
数据结构与算法
java
算法
算法设计
与分析之分治法
本篇文章小猿将跟您分享
算法设计
与分析中的分治法，希望对大家有所帮助。
红心火柴
·
2023-11-27 03:46
算法设计与分析
【一篇文章帮你解决分治算法的所有问题】----＞归并排序，快速排序，二分搜索
顾名思义就是分而治之，分治法可以用来解决各种问题，是一种将复杂难解的问题分割成规模和结构相同或者相似的子问题，通过对简单子问题的求解而达到对原问题的求解目的的
算法设计
方法，在求解一个复杂问题时可以将其分解成
LNORA
·
2023-11-27 03:16
算法设计与分析
java
分治算法
算法设计
与分析——递归与分治策略
文章目录1.递归算法1.1特点1.2优缺点2.分治策略2.1基本思想2.2适用的条件2.3求解过程（步骤）3.典型算法案例3.1二分搜索3.1.1非递归实现3.1.1递归实现3.2棋盘覆盖问题3.2.1L型骨牌放置顺序3.2.2时间复杂度3.3快速排序3.3.1案例解释3.3.2复杂度分析1.递归算法1.1特点1.2优缺点优点：结构清晰、可读性强缺点：运行时效率较低，耗费较多的时间、空间资源2.分
krain.
·
2023-11-27 03:15
算法设计与分析
算法
数据结构
算法--递归与分治
递归分类能够用递归解决的问题二、分治能够用分治解决的问题分治法的求解过程分治法的一般的
算法设计
模式三、这是一张图文无关的彩蛋？
「已注销」
·
2023-11-27 03:45
算法
算法设计
与实现--分治篇
什么是分治算法分治算法是一种常见的问题解决方法，它将一个复杂的问题划分为多个相同或相似的子问题，然后递归地解决这些子问题，最后将子问题的解合并得到原问题的解。分治算法通常包含三个步骤：分解（Divide）：将原问题划分成多个相同或相似的子问题。这里的划分策略取决于具体问题的特性。解决（Conquer）：递归地解决子问题。对于规模较小的子问题，可以直接求解。合并（Combine）：将子问题的解合并成
XUN~MLF
·
2023-11-27 03:43
数据结构
算法
c语言
排序算法
c++
动态规划
数据结构
UltraScale
FPGA
可编程逻辑块（CLB）
写在前面AMDAdaptiveComputingDocumentationPortal本文为作者对AMDUltraScale
FPGA
可编程逻辑块的资源和设计方法的学习笔记，主要参考文献为AMD官方文档：
fe1211
·
2023-11-27 02:28
fpga开发
SP605官方开发板不能扫到链的问题
很早之前的板子，近些天需要重新搞
FPGA
，所以又拿出来，应该以前都是在win7下开发，现在都win10了，vivado都不支持sp6，所以先得下载一个14.7版本，但是出现了新的问题，就是不能扫到链。
chinxue2008
·
2023-11-27 02:58
FPGA
fpga开发
使用STARTUPE3原语通过SPI Flash实现UltraScale
FPGA
的局部重配置（一）
使用STARTUPE3原语通过SPIFlash实现UltraScale
FPGA
的局部重配置（一）介绍参考设计文件程序说明设计步骤介绍最近有用到
FPGA
的动态重加载，发现手册中有关于KCU105重加载的明确步骤
林深杂谈
·
2023-11-27 02:57
FPGA/Verilog
专栏
fpga
AR# 63739 Kintex UltraScale
FPGA
KCU105 Evaluation Kit - Board Debug Checklist
DescriptionTheKintexUltraScale
FPGA
KCU105EvaluationKitChecklistisusefultodebugboard-relatedissuesandtodetermineifapplyingforaBoardRMAisthenextstep.BeforeworkingthroughtheKCU105BoardDebugChecklist
Tiger-Li
·
2023-11-27 02:56
xilinx
fpga
ultrascale 器件GTX参考时钟注意点
7系列的GTX参考时钟可以供本BANK及另外两个相邻BANK使用，但是ultrascale及ultrascale+器件又分了SLR0及SLR1,这两者之间不能共用参考时钟，硬件设计尤其需要注意
FPGA_Linuxer
·
2023-11-27 02:25
FPGA
fpga开发
Ultrascale/Ultrascale+
FPGA
GTH IP及结构详解（二）
目录一、PhysicalResource界面对应GTH结构说明1.free-runningandDRP时钟频率1.1DRP接口2.TX/RXMasterCHannel3.Channeltable3.1参考时钟的选择和分布二、OptionalFeatures界面2.1Receivercommadetectionandalignment1.Validcommavaluesfor8B/10Bencodi
FPGA干货店
·
2023-11-27 02:55
FPGA
UltraScale
fpga开发
ultrascale
FPGA
1.工艺从mos到FIN,查了半天资料，不如bili的intel介绍视频，其实是把DS做成3D结构，减小DS漏电流；2.型号的尾数是以百万门为标定的；3.slice（切片）是CLB的组成单元，slice又包含LUT，slicel和slicem的区别组要是m包含ram单元；4.DSP模块，数字信号处理大量使用的二进制乘法器和累加器；5.IO分为HR(宽范围)和HP（高性能）模式；6.GTH（16.3
chinxue2008
·
2023-11-27 02:52
FPGA
fpga开发
FPGA
_IIC代码-正点原子 野火 小梅哥 特权同学对比写法（1）
FPGA
_IIC代码-正点原子野火小梅哥特权同学对比写法（1）单字节写时序单字节读时序I2C控制器设计模块框图scl_high和scl_low产生的时序图状态转移图Verilog代码
FPGA
_IIC代码
自小吃多
·
2023-11-27 02:20
FPGA
fpga开发
FPGA
_探针（ISSP）调试工具
探针则是将
FPGA
内部的节点信号通过JTAG电缆传输到PC机上，方便用户观察。对于一些变化比较缓慢或者实时性要求不高的信号，使用该工具调试非常的方便，例如观察ADC的采样结果。
自小吃多
·
2023-11-27 02:50
FPGA
fpga开发
动态规划题目（1）
动态规划：动态规划（DynamicProgramming，简称DP）是一种解决复杂问题的
算法设计
技术，通常用于优化问题，特别是涉及最优化搜索路径、序列或决策的问题。
佚名涙
·
2023-11-27 01:21
动态规划
算法
fpga
项目整理
fpga
跟踪https://github.com/atlab/
FPGA
EyeTrackerMotion-Trackerhttps://github.com/zephyr834/Motion-TrackerWebserverhttps
AI视觉网奇
·
2023-11-27 00:51
fpga
视觉跟踪
FPGA
入门到精通系列1：数字电路基础知识
本文主要介绍数字电路基础知识，用最简洁的内容介绍最核心的知识。1、数字电路是什么？数字电路是利用电源电压的高电平和低电平分别表示1和0，进而实现信息的表达。模拟信号：随时间连续变化的信号。处理模拟信号的电路就是模拟电路。数字信号：随时间不连续变化的信号，离散变化。处理数字信号的电路就是数字电路。模拟电路.png2、数值表达我们常用的数值表达方式是十进制，但在数字电路中采用的是二进制，如下图所示：c
伽思珂
·
2023-11-26 22:16
动态分区分配存储管理
课程设计目的和要求…32、开发环境…33、相关原理及算法…33.1首次适应算法…33.2循环首次适应算法…43.3最佳适应算法…53.4最坏适应算法…53.5回收算法…63.6紧凑算法…74、系统结构和主要的
算法设计
思路
�小主
·
2023-11-26 21:40
动态分区分配存储管理
课设
操作系统
经验分享
基于
FPGA
的多通道数据采集系统Verilog设计嵌入式
基于
FPGA
的多通道数据采集系统Verilog设计嵌入式在本文中，我们将介绍基于
FPGA
的多通道数据采集系统的Verilog设计，该系统可用于同时采集和处理多个通道的数据。
FollowMeCode
·
2023-11-26 21:39
fpga开发
嵌入式
C/C++数据结构练习题[2023-05-08]
C/C++数据结构练习题[2023-05-08]基本习题部分1字符串距离目的：字符串是一种基础且广泛使用的数据结构，与字符串相关的题目既可以考察基本程序设计能力和技巧，也可以考查
算法设计
能力。
codehelper666
·
2023-11-26 21:36
c语言
c++
数据结构
算法
课程设计
算法设计
与分析基础知识点
目录一、算法基础概念二、算法分析基础1、概念2、
算法设计
的一般过程3、时间复杂度1、算法渐进复杂性态2、渐进符号4、时间复杂度分析基本规则1、可执行语句的情况2、时间复杂度的7条属性5、空间复杂度6、递归
青川川川
·
2023-11-26 21:29
算法
初学者——半加器
定义
FPGA
开发板上的按键key1，key2为
liuyuebuyu
·
2023-11-26 18:50
FPGA学习
fpga开发
（159）Verilog HDL：设计一个半加器之hadd
（159）VerilogHDL：设计一个半加器之hadd1.1目录1）目录2）
FPGA
简介3）VerilogHDL简介4）VerilogHDL：设计一个半加器之hadd5）结语1.2
FPGA
简介
FPGA
宁静致远dream
·
2023-11-26 18:15
Verilog
HDL教程
fpga开发
FPGA
：什么是半加器？什么是全加器？多比特数据相加怎么求？如何用面积换速度？
前言在
FPGA
中计算两个数据相加和C语言中的加法不太一样，在
FPGA
中是二进制相加，要考虑数据的进位、数据时单比特还是多比特，数据若位宽过大引起的时延该怎么解决，本文就对以上问题进行梳理另外我想挖个新坑
崽崽今天要早睡
·
2023-11-26 18:15
#
▶FPGA相关的专业知识
fpga开发
（16）VHDL实现半加器与全加器
（16）VHDL实现半加器与全加器1.1目录1）目录2）
FPGA
简介3）VHDL简介4）VHDL实现半加器与全加器5）结语1.2
FPGA
简介
FPGA
（FieldProgrammableGateArray
宁静致远dream
·
2023-11-26 18:45
VHDL教程（上篇）
单片机
嵌入式硬件
开发语言
（96）
FPGA
面试题-Verilog设计半加器
1.1
FPGA
面试题-Verilog设计半加器1.1.1本节目录1）本节目录；2）本节引言；3）
FPGA
简介；4）
FPGA
面试题-Verilog设计半加器；5）结束语。
宁静致远dream
·
2023-11-26 18:45
FPGA面试题大放送
fpga开发
北京革新创展科技有限公司-BICE-EDA数字逻辑电路设计实验（实验1.1 半加器）
请把控制拨码开关模块LCD_ALONE_CTRL_SW中开关VLPO拨置于下为低电平，可以使用LED1～LED8；SW1-SW8已经固定连接到实验平台中的
FPGA
_CON1和
FPGA
_CON2处，不需要用户设置
北京革新创展科技有限公司
·
2023-11-26 18:43
FPGA资源
#
B-ICE实验教程资源
fpga开发
嵌入式硬件
proteus
线性分组码（rs）---三个重点：一：原理明白；二：生成矩阵 、 监督矩阵以及之间的关系；三：
fpga
实现...
基本概念：分组码是一组固定长度的码组，可表示为（n,k），通常它用于前向纠错。在分组码中，监督位被加到信息位之后，形成新的码。在编码时，k个信息位被编为n位码组长度，而n-k个监督位的作用就是实现检错与纠错。当分组码的信息码元与监督码元之间的关系为线性关系时，这种分组码就称为线性分组码。对于长度为n的二进制线性分组码，它有种可能的码组，从种码组中，可以选择M=个码组（k
weixin_30887919
·
2023-11-26 15:02
S25FL256S介绍及
FPGA
实现思路
本文介绍S25FL256S这款FLASH芯片，并进行
FPGA
读写控制的实现（编程思路及注意事项）。
今朝无言
·
2023-11-26 13:56
数字逻辑
fpga开发
K7系列
FPGA
进行FLASH读写1——CCLK控制(STARTUPE2原语)
最近的工作涉及对
FPGA
进行远程更新，也就是通过远程通信接口将.bin文件送到
FPGA
，然后写入FLASH，这样当
FPGA
重新上电后就可以执行更新后的程序了。
今朝无言
·
2023-11-26 13:26
数字逻辑
fpga开发
Xilinx Picoblaze 使用介绍
Picoblaze设计指南Picoblaze是Xilinx的8位微处理器，其占用资源非常少，可以在CPLD、
FPGA
里面，实现一个或多个这样的处理单元。
jokeshe
·
2023-11-26 13:54
fpga开发
NEXYS A7开发板（Xilinx Aritx-7）使用Microblaze操作读写FLASH
简介本文总结本人最近的一项工作：NEXYSA7开发板通过Xilinx
FPGA
自带的MicroblazeCPU核来完成读写FLASH操作。
lyfwill
·
2023-11-26 13:54
fpga
xilinx
Microblaze
QSPI
flash
SPI flash D.TC.S25FL064A (W25Q64FV)驱动
D.TC.S25FL064A(W25Q64FV)是一个串行的spiflash，我们用于存储
fpga
程序(epcs)，
fpga
上电时通过spi从该flash读取程序进行
fpga
在线升级时，通过cpu的spi
fengzhishang_meteor
·
2023-11-26 13:53
Linux
Driver
spiflash
w25q64
w25p16
eeprom驱动
上一页
29
30
31
32
33
34
35
36
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他