linx

【ZYNQ开发】使用xilfs库实现对于SD卡的读写

文章目录1Xiliffs库2BSP配置3文件IO操作4一些重要的细节5总体测试代码1Xiliffs库Xilinx的Xilffs库是一个用于嵌入式系统的FAT文件系统库。

辣个蓝人QEX·2025-03-24 08:31

Xilinx系ZYNQ学习笔记（二）ZYNQ入门及点亮LED灯

系列文章目录文章目录系列文章目录前言简单介绍简称xc7z020型号FPGAZYNQ实操通用IO点亮LED灯硬件逻辑基础前言简单入门一下ZYNQ是何种架构，如何编程，至于深入了解应该要分开深入学习Linux和FPGA简单介绍其基本架构都是在同一个硅片上集成FPGA和CPU，并通过高速、高带宽的互联架构连接起来。ARM的顺序控制、丰富外设，开源驱动、FPGA的并行运算、高速接口、灵活定制、数字之王的特

贾saisai·2025-03-23 17:50

Vitis 2024.1 无法正常编译custom ip的bug（因为Makefile里的wildcard）

microblaze-xilinx-elf-gcc.exe:warning:(ildcard:linkerinputfileunusedbecauselinkingnotd

Αλήθεια·2025-03-21 03:31

【无标题】采集板设计

设计包含16片AD9680ADC和XilinxXC7V690FPGA的电路板需要解决高速数据接口、电源管理、时钟同步及PCB布局等关键挑战。

weixin_42366388·2025-03-16 21:46

petalinxu 在zynq的FPGA下的ST7735S的驱动配置

spi的接线：【TFT模块排针8】【开发板spi,gpio】【antminers9】VCC-----------3.3V-----------3.3VGND-----------GND-----------GNDBLK(背光）-------GPIO-----------BANK34_L4N_RXD2(w13;j2.12;gpio[2])RST(复位）-------GPIO-----------BA

qqssbb123·2025-03-15 11:05

set_clock_groups

命令参数与工具处理逻辑核心参数定义参数定义工具行为工具兼容性-asynchronous完全异步时钟组，无任何相位或频率关系（如独立晶振、不同时钟树）工具完全禁用组间路径的时序分析，但需用户自行处理跨时钟域（CDC）问题XilinxVivado

jh你好·2025-03-14 20:55

[Vivado] IP核学习之Block Memory Generator

具体参考Xilinx文档，pg058-blk-mem-genVersion8.4。一、BlockMemoryGenerator有什么用？

奕天者·2025-03-12 23:20

linx 搭建svn服务器+钩子脚本和安装ftp客户端FileZilla

近期由于一直被人叼，没有测试环境，从昨天就一直计划弄测试环境的想法。今天在自己虚拟机先尝试下。由于网络问题，一个办公室有两个网段，所以这个测试环境搁置了。。。shift!一.安装ftp客户端，将服务器的文件下载到linux上。本来想用lftp的，因为考虑到不是全部下，而且文件比较大，我可以选择性将文件下落本地。所以选择了linux桌面版的FileZilla（注意目录，因为目录不对，运行报错开不了，

gzcxl123·2025-03-09 06:52

【vivado】debug相关时钟及其约束关系

一、前言在xilinxfpga的degug过程中，经常出现由于时钟不对而导致的观测波形失败，要想能够解决这些问题需要了解其debug的组成环境以及之间的数据流。

liuchj04·2025-03-07 05:01

【安路科技FPGA软件TangDynasty】避坑总结和心得

平心而论，安路科技的FPGA只能说够用，在速度越来越快资源越来越丰富的FPGA领域，真正干大活，还得是别家，甚至很多场景下只能用xilinx家或者altera的，哦不，是AMD和INTEL家的。

月薪不过亿·2025-03-04 12:47

【PCIE737】基于全高PCIe x8总线的KU115 FPGA高性能硬件加速卡

该板卡采用Xilinx的高性能KintexUltraScale系列FPGAXCKU115作为主处理器，板载4组独立的64位DDR4SDRAM超大容量数据缓存

北京青翼科技·2025-03-04 11:39

linxu驱动入门基础课一（GPIO控制LED灯）基于RK3568

虽然GPIO控制LED是最简单的linux驱动，但是是初学者入门必须跨过的门槛，里面很多基础知识点，有GPIO的控制原理，字符设备驱动，设备树，gpio和pinctrl子系统，内核模块原理等等，这些知识点非常重要，都是linux驱动入门的基础。下面我们就可以一步步来写一个GPIO控制LED的驱动。在RK3568平台上从零开始编写LED驱动，可以按照以下步骤进行：1.原理图led灯利用I2C3_SD

石头嵌入式·2025-03-04 02:02

Xilinx FPGA用于QSFP模块调试的实战指南

本文还有配套的精品资源，点击获取简介：本项目旨在利用XilinxFPGA进行QSFP模块的调试，着重介绍接口设计、PHY层配置、逻辑控制、误码率测试和眼图分析等关键步骤。

不教书的塞涅卡·2025-03-03 16:45

内网安装docker、docker-compose和harbor仓库保姆级教程

下图是用到的安装包安装docker1.关闭防火墙firewalld和selinxsystemctlstopfirewalldsed-i'/^SELINUX=/cSELINUX=disabled/'/etc

passion_flower_·2025-03-02 08:46

VIM for windows

/blog.csdn.net/vincent_czz/article/details/7900670普通人的编辑利器——VIM(forwindows)2007年03月21日星期三下午04:43FROMlinxuelin2005

徐不依·2025-02-28 20:09

petalinux-build ERROR

最近编译Xilinx的固件的时候报了一个错，看的我云里雾里，一度认为ubuntu的版本跟petalinux的版本不匹配，想要重新安装操作系统和编译环境，想想都头大。

Ret0·2025-02-21 12:06

大学实验课设无忧 ------ 基于FPGA动态数码管数字时钟

该设计基于XilinxFPGA开发板，使用VerilogHDL编写代码，适合初学者学习和参考。

FPGA猫·2025-02-21 02:00

Xilinx FPGA开发指南-7系列FPGA配置引脚定义（草稿）

目录配置引脚定义表配置引脚定义表配置引脚定义表引脚名称BANK类型方向描述CFGBVS0专用引脚Input配置组电压选择CFGBVS确定专用配置组0的I/O电压工作范围和电压容限，以及AMDSpartan™-7,AMDArtix™-7和AMDKintex™-7系列中银行14和15的多功能配置引脚。CFGBVS在所有7系列器件中始终为专用组0选择工作电压。CFGBVS只在配置时选择多功能配置组14和

RunningCamel·2025-02-17 12:05

Tria Technologies RFSoC 平台 - 入门指南

TriaTechnologiesRFSoC平台-入门指南适用于RFSoCGen-3的宽带毫米波无线电开发平台该平台将Otava和Avnet联合开发的OtavaDTRX2双收发器毫米波无线电卡与AMDXilinxZynq

东枫科技·2025-02-12 02:12

Linux内核数据结构之双向链表

一、Linxu中的双向链表Linux内核自己实现了双向链表，可以在include/linux/list.h找到定义。我们将会从双向链表数据结构开始内核的数据结构。

小鱼的编程之路·2025-02-10 14:38

性能测试工具1:perf

1.介绍perf是linxu下的一款性能分析工具。Linux的性能计数器是一个新的基于内核的子系统，它为所有性能分析提供了一个框架。

CNccion·2025-02-07 11:19

Xilinx 7系列FPGA架构之时钟资源（一）

引言：从本文开始，我们陆续介绍Xilinx7系列FPGA的时钟资源架构，熟练掌握时钟资源对于FPGA硬件设计工程师及软件设计工程师都非常重要。

FPGA技术实战·2025-02-07 02:24

Ubuntu20.4编译vlc、vlc-qt

1.安装Qt软件，文章中安装的Qt版本：5.11.3Qt官方下载链接：Indexof/new_archive/qt2.下载vlc源码，文章中vlc源码版本：vlc-3.0.8因为系统是linxu系统，所以下载时选择

小逍遥雪·2025-01-31 15:14

linux文件目录输出到文件,Linux: Linux文件和目录管理

Linxu的读书笔记一些比较特殊的目录：.代表此层目录..代表上层目录-代表前一个工作目录~代表目前用户所在的主文件夹~account代表account这个用的主文件夹夹目录的相关操作cd(切换目录)pwd

啊湫湫湫丶·2025-01-31 03:01

赛灵思 Xilinx UG1506 - Versal ACAP 开发板系统设计方法指南（中文版） (v2021.2)

PDF链接在此：https://china.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/c_ug1506

芯语芯愿·2025-01-29 01:53

FPGA实现光纤通信(3)——光纤8b/10b编码数据回环

前言光纤通信属于高速串行通信，具有较高的数据传输速率，通常用于服务器以及通信设备之间用于高速数据交换，对于xilinx7系列的FPGA，内部具有集成的高速接口用于实现光纤通信。

得之坦然，失之淡然。·2025-01-29 00:17

数码管扫描显示verilog_如何开始Xilinx FPGA开发之旅第二课 EGO1数码管与键盘

weixin_39869959·2025-01-28 21:19

FPGA入门学习之Vivado-数码管驱动设计实验

FPGA开发板（如Xilinx的Basys3）。实验步骤：步骤1：创建新工程打开Vivado软件，并选择"CreateProject"来

ZdqDeveloper·2025-01-28 20:45

Xilinx AXI DMA驱动与Petalinux集成实战指南

本文还有配套的精品资源，点击获取简介：AXIDMA是Xilinx为FPGA设计的高性能DMA控制器，用于片上存储器与外设间高速数据传输。

Nate Hillick·2025-01-28 09:29

FPGA GTP 4K30Hz SDI视频的接收，处理及发送的实现笔记

2，FPGA处理流程图说明：1，GTPTransceivers这是Xilinx自带的IP核，实现信号的串并转换，根据ug482可知，其支持的速率是在500Mb/s到6.6Gb/s之间，所以完全

qsj_csdn·2025-01-27 10:18

kotlin协程使用举例

importkotlinx.coroutines.*funmain()=runBlocking{launch{delay(1000L)//模拟一些异步工作println("World!")}

小李飞飞砖·2025-01-23 07:45

ZYNQ + Linux

ZYNQLinux操作系统移植说明文档http://xilinx.eetrend.com/content/2019/100018437.html1，组成ZYNQ上面移植Linux操作系统包括四个部分，uboot

jerwey·2025-01-21 00:29

Xilinx FPGA全局时钟和第二全局时钟资源的使用方法

本文总结了XilinxFPGA全局时钟和第二全局时钟资源的使用方法，并强调了应用中的注意事项。目前，大型设计一般推荐使用同步时序电路。

yundanfengqing_nuc·2025-01-19 22:15

FPGA-全局时钟缓冲IBUFG BUFG IBUFGDS ODDR2

学习内容全局时钟缓冲，输入缓冲，输出缓冲开发环境xilinxspartan6、ISE14.7、modelsim10.5写在前面的话当你用ISE14.7时可能会出现如下的报错Thisdesigncontainsaglobalbufferinstance

kelinnn·2025-01-19 22:15

xilinx vivado PULLMODE 设置思路

1.xilinx引脚分类XilinxIO的分类：以XC7A100TFGG484为例，其引脚分类如下：1.UserIO(用户IO)：用户使用的普通IO1.1专用(Dedicated)IO：命名为IO_LXXY

坚持每天写程序·2024-09-16 08:37

Xilinx 7系列FPGA架构之器件配置（二）

1.概述Xilinx®7系列设备有五个配置接口。每个配置接口对应一个或多个配置模式和总线宽度，如表1所示。有关接口详细的时序信息，可以参阅相应的7系列FPGA数据手册。

FPGA技术实战·2024-09-15 15:31

Xilinx 7系列FPGA架构之器件配置（一）

1.概述Xilinx®7系列FPGA通过将特定于应用程序的配置数据（位流）加载到内存中进行配置。7系列FPGA可以主动从外部非易失性存储设备加载，也可以通过外部智能源（如微处理器、DS

FPGA技术实战·2024-09-15 15:01

如何设计实现完成一个FPGA项目

2.硬件选择FPGA芯片选择：根据项目需求选择合适的FPGA芯片（如Xilinx、Intel/Altera、Latt

芯作者·2024-09-15 02:53

在Xilinx FPGA上快速实现 JESD204B

简介JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，该标准的B修订版支持高达12.5Gbps串行数据速率，并可确保JESD204链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升，JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/C

长弓的坚持·2024-09-11 18:05

FPGA时序分析

决断时间】【recovery恢复时间】【removal移除时间】1.2跨时钟域分析CDC跨时钟域处理及相应的时序约束【set_clock_groups】【set_max_delay】1.3全局复位Xilinx

远行者223·2024-09-10 09:53

FPGA随记——OSERDESE2和IERDESE2

除了用原语调用，还可以用HighSpeedSelectIOWizard这个IP进行调用针对具体selectIO这个IP的使用和介绍，参考这个文档：XilinxSelectIOIP使用说明(一)_selectiobitslip-CSDN

一口一口吃成大V·2024-09-09 20:07

8.12（LVS负载均衡）

一、LVS（一）什么是LVSlinuxvirturalserver的简称，也就是linxu虚拟机服务器，这是一个由章文岩博士发起的开源项目，官网是http://www.linuxvirtualserver.org

WPFwpf_·2024-09-08 05:08

用VCS直接仿真vivado工程

Makefile执行脚本，运行vcs仿真前言在日常搬砖过程中，在ICdesign进行fpga原型验证时，在上fpga测试之前，往往需要对vivado工程进行仿真，而vivado工程中可能存在较多的xilinxip

啊节奏不对·2024-09-07 17:15

Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现

理论上，FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7，即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么？2、RTL分析（RTLanalysis）一般来讲，通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件，RTL分析这一步就是将HDL语言转化成逻辑电路图的过程。比如HDL语言描

2401_84185145·2024-09-05 23:38

2023，敢不敢挑战用100天，彻底改变自己？

作者|林小西来源|林小西(ID：mrlinxiaoxi)本文共计3236字，预计阅读9分钟。你好哇，我是林小西。新的一年，代表着新的开始，新的轮回。

林小西·2024-09-05 17:22

记录ssh连接失败问题

案发现场一个xilinx芯片的板卡，跑的ubuntu系统，SD卡启动，在原本的板卡上启动运行一切正常。换了一个新的板卡之后网络通信都正常，但是唯独ssh连接失败。

星星-点灯·2024-09-03 20:10

制作Docker镜像，用来编译OpenJDK11源码

今天我们就来看下Docker镜像bolingcavalry/buildopenjdk11:0.0.2的制作过程，看看它做了哪些事情来简化下载过程；参考文章如果您打算在真实Linxu环境下编译OpenJDK11

2401_83329718·2024-09-03 10:37

Xilinx高速接口之GTX

简介开坑计划中，主要参考ug475主要讲解结构以及原语以及时钟路由和一些其他的如果不更新就把这篇删了就介

momo5234·2024-09-01 04:04

pcie debug web portal

https://xilinx.github.io/pcie-debug-kmap/pciedebug/build/html/docs/PCIe_Debug_General_Techniques/index.html34536

斐非韭·2024-08-30 20:00

产品推荐 | 基于VU13P FPGA的4路FMC接口基带信号处理平台

一、产品概述TES641是一款基于VirtexUltraScale+系列FPGA的高性能4路FMC接口基带信号处理平台，该平台采用1片Xilinx的VirtexUltraScale+系列FPGAXCVU13P

迪普微社区·2024-08-30 11:01

推荐频道