linx

LVDS高速ADC接口， xilinx FPGA实现

LVDS即Low-VoltageDifferentialSignaling。FPGA的selecteIO非常强大，支持各种IO接口标准，电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。像ISERDES，IDDR，IDELAY，OSERDES，ODDR这种资源在FPGA的IOB中多得是（每个IO都对应有，最后具体介绍），根本不担心使用。最近刚在
Hack电子·2024-02-19 13:05

mac安装openjdk

解压linxiang@192~%cd/Users/linxiang/Worklinxiang@192Work%ls-alltotal379032drwxr-xr-x7linxiangstaff22421517
他҈姓҈林҈·2024-02-19 11:00

ALINX黑金AXU3EGB 开发板用户手册 CAN接口信号方向标识错误说明

spm=1001.2014.3001.5501因此ALINX黑金AXU3EGB用户手册Page43页图3-10-1PS端CAN收发芯片的连接示意图，TXDRXD信号输入输出标识方向是错误的，应为蓝色箭
电子阿板·2024-02-19 10:08

ALINX黑金AXU3EGB 开发板用户手册RS485通信接口图示DI RO信号方向标识错误说明

因此ALINX黑金AXU3EGB用户手册Page43页图3-11-1PL端485通信的连接示意图，MAX3485芯片的DIRO信号输入输出标识方向是错误的，应为蓝色箭头方向。
电子阿板·2024-02-19 10:08

AMD FPGA设计优化宝典笔记（3）控制集

controlset：因为7系列FPGA，一个slice只能有一种控制集（触发器的使用方式比如有复位/有时钟使能等等），多了就会分布到不同的slice里，所以代码尽量统一触发器的控制集使用方式，不要超限制（xilinx
徐丹FPGA之路·2024-02-14 07:36

XDMA driver安装失败

我下载了https://www.xilinx.com/support/answers/65444.html的驱动，也将系统设置成了测试模式的，但是驱动还是安装失败。解决办法：需要更换之前版本的驱动。
jjzw1990·2024-02-12 16:09

Xilinx Vivado复数乘法器Complex Multiplier IP核调用及其仿真

ComplexMultiplierIP核的使用，尤其是输出数据的截位到底怎么弄，我感觉官方文档PG104写的不清楚。我个人在网上也没找到好的讲解文章，就自己琢磨了下，然后写成文档记录在此，方便将来也有疑问的同学。目录一、如下是我的仿真代码：二、testbench中的IP设置如下：三、几个关键点的理解如下：1、当IP输出位宽为默认的最大值25时，此时IP没有截位。如仿真例子中第一种方法：2、当IP输
jjzw1990·2024-02-12 16:09

在Modelsim中添加Vivado仿真库

说明：本文是在参考《在Modelsim中添加Xilinx仿真库》的基础上，经过反复试验才取得成功的！
jjzw1990·2024-02-12 16:08

Vitis AI 集成

IApacheTVM中文站VitisAI是用在Xilinx平台（包括边缘设备和Alveo卡）上进行硬件加速AI推理的Xilinx开发堆栈。它由优化的IP、工具、库、模型和示例设计组成。
·2024-02-12 12:42

【Vivado】添加License后仍提示无法生成bitstream的解决办法

参考链接https://support.xilinx.com/s/article/57264?
wjh776a68·2024-02-12 11:27

【Vitis/Vivado】在一台PC上同时调试多块FPGA开发板的方法

参考文献https://support.xilinx.com/s/article/75316?
wjh776a68·2024-02-12 11:27

【EAI 019】Eureka: Human-Level Reward Design via Coding LLM

Human-LevelRewardDesignviaCodingLargeLanguageModels论文作者：YechengJasonMa,WilliamLiang,GuanzhiWang,De-AnHuang,OsbertBastani,DineshJayaraman,YukeZhu,LinxiFan
datamonday·2024-02-12 09:08

【EAI 016】VIMA: General Robot Manipulation with Multimodal Prompts

YunfanJiang,AgrimGupta,ZichenZhang,GuanzhiWang,YongqiangDou,YanjunChen,LiFei-Fei,AnimaAnandkumar,YukeZhu,LinxiFan
datamonday·2024-02-12 06:49

Linxu SSH登陆出现Access Denied错误的解决方法

其实这个问题是从SCP过来的。用SCP在两台Linux服务器之间传送备份文件。输入完root密码后，总是出现Permissiondenied,pleasetryagain.错误字样。用Passwd命令修改目标服务器root密码后，问题还是一样。判断来判断去，问题依旧。在网上找到几条解决办法：1、/home权限问题：如果/home只支持root访问，那么不妨试一下/tmp，然后用mv命令再转移2、/
佛係老李·2024-02-12 03:49

反内卷、反焦虑，从重建自己开始

作者|林小西来源|林小西(ID：mrlinxiaoxi)本文共计4241字，预计阅读11分钟。文章略长，但有用，别被字数挡在外面。你好哇，我是林小西。
林小西·2024-02-11 12:07

Vitis AI 集成

IApacheTVM中文站**VitisAI**是用在Xilinx平台（包括边缘设备和Alveo卡）上进行硬件加速AI推理的Xilinx开发堆栈。它由优化的IP、工具、库、模型和示例设计组成。
HyperAI超神经·2024-02-10 08:33

上位机建立TCP/IP连接：Matlab实现

Python实现的参考：XilinxZYNQ+TCP通信+Python上位机实现实时视频传输系统-知乎(zhihu.com)GitHub-yg99992/Image_transfer_open_source
NoNoUnknow·2024-02-09 20:59

xilinx vivado 工具使用常见报错(持续更新)

工具平台:xilinxvivado2022.2芯片平台：MPSOC操作系统：WIN110.vivado从2020版本开始不再支持WIN7系统(xilinxvivado2019.2后不再支持WIN7)1.
zidan1412·2024-02-09 19:07

使用HLS FFT报错： undefined reference to‘xilinx_ip_xfft_v9_1_*‘问题解决方法

/Vitis_HLS/hls_fft.h:670:undefinedreferenceto'xilinx_ip_xfft_v9_1_create_state'..
凳子花❀·2024-02-09 16:07

葡语学习复盘日志（26）：《大学葡萄牙语》第二册第十二课

LinXiao:Podemostrabalharemáreasbastantevariadas,taiscomoaDiplomacia,aEcomomiaeoComércio,a
罗冬梅Faustina·2024-02-09 04:57

Xilinx FPGA——在线升级

同以前单片机在线升级的做法一样，本质就是通信+Flash操作+跳转。一、通信驱动我使用的是UDP有线传输，二、Flash芯片驱动规划Flash芯片的区域，一般bootloader放在起始位置，APP放在bootloader之后的空白区域。2.1Flash擦除我使用的是扇区擦除2.2Flash编程我使用的是页编程。三、ICAP原语跳转
仲南音·2024-02-08 15:45

【Xilinx UG 学习】Microblaze

ug984>Microblaze最大主频
hcoolabc·2024-02-08 03:31

FPGA时钟资源与设计方法——Xilinx(Vivado)

目录1FPGA时钟资源2时钟设计方案1FPGA时钟资源1.时钟资源包括：时钟布线、时钟缓冲器（BUFG\BUFR\BUFIO）、时钟管理器(MMCM/PLL)。2.时钟类型有三种：全局时钟，可以驱动整个内核上的同步逻辑；局部时钟，可以驱动特定和相邻区域的逻辑；IO时钟，可以驱动某个IO的特定逻辑。3.混合模式时钟管理器（MMCM）和数字时钟管理器（DCM），DCM与MMCM设计差别很大。4.时钟复
CWNULT·2024-02-08 03:53

X310 和 子板，中心频率

X310XilinxKintex-7XC7K410TFPGA14bit200MS/sADC16bit800MS/sDACFrequencyrange:DC-6GHzwithsuitabledaughterboardUp160MHzbandwidthperchannelTwowide-bandwidthRFdaughterboardslotsOptionalGPSDOMultiplehigh-spe
东枫科技·2024-02-07 13:05

1.3 Verilog 环境搭建详解教程

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave
二当家的素材网·2024-02-07 05:43

自我管理的6个好习惯

首图丨侧耳倾听作者丨林小西来源丨林小西(ID：mrlinxiaoxi)-你好哇，我是林小西。
林小西·2024-02-07 00:43

vivado中IP核调用方法简介

目录一、基于Vivado的IP核使用方法二、常用IP核调用方法案例2.1FIFOIP核2.2UARTIP核2.3DDR3IP核2.4PLLIP核2.5AXIGPIOIP核三、总结Vivado是Xilinx
Simuworld·2024-02-06 20:37

操作系统-【预备学习-2】（Linux 文件操作命令）

在Linxu下，可以使用一些命令预览文本文件中的内容，而不必使用文本编辑器打开查看。就好比查看图片一般点击图片就可以查看，不需要下载专门的图片软件。
Full-LLK·2024-02-06 11:42

Xilinx 黑金ZYNQ开发板AX7020，利用VIVADO进行FPGA程序烧录

参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。（1）创建工程，步骤与SDK实验篇中的步骤一致；配置PS端时应该可以只选需要的加载方式，如QSPI或者SD，我目前是两种都勾选了，但是只用了QSPI方式。第一章，1.2.（1）-1.2.（11）00：00（2）通过“RunBlockAutomation”完成端口导出，连接FCLK_CLK0到M_AXI_GP0_ACLK，然后保存，创建
weixin_48793386·2024-02-06 08:18

xilinx FPGA在线调试方法总结（vivado+ila+vio）

本文主要介绍xilinxFPGA开发过程中常用的调试方法，包括ILA、VIO和TCL命令等等，详细介绍了如何使用。
jk_101·2024-02-06 08:13

官网下载 Vivado

1、使用谷歌浏览器点击如下链接进入下载界面https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav
有钱挣的地方就是江湖之FPGA行者·2024-02-06 08:12

【FPGA】Vivado 保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装

介绍Step1：进入官网Step2：注册账号Step3：进入下载页面Step4：下载安装包Step5：安装Step6：等待软件安装完成安装完成Vivado介绍Vivado是FPGA厂商赛灵思公司（XILINX
柠檬叶子C·2024-02-06 08:11

【基于xilinx Zynq7000的PYNQ框架项目】03 Socket实现开发板和电脑的实时视频传输并存储图片

一、服务器端代码承接本项目系列的上一篇文章【基于XilinxZynq7000的PYNQ框架项目】02PYNQ镜像制作，使用PYNQ提
小黄能吃辣·2024-02-05 22:46

【基于Xilinx ZYNQ7000的PYNQ框架项目】01人脸识别项目介绍与展示

01项目介绍与展示前言一、项目内容环境与工具项目文件二、运行项目1.登录开发板2.运行代码3.效果展示总结前言  本项目是一个嵌入式开发的人脸识别项目，为开发板自制PYNQ镜像，通过socket通信将笔记本摄像头画面实时传输至开发板，然后使用开发板上的人脸识别模型进行检测后，将识别画面传输回笔记本进行显示。项目整体设计框架图如下所示：系统处理流程图如下所示：一、项目内容环境与工具开发板ZYNQ_M
小黄能吃辣·2024-02-05 22:15

【基于Xilinx Zynq7000的PYNQ框架项目】02 PYNQ镜像制作

02PYNQ镜像制作前言一、vivado硬件设计二、ubuntu镜像制作三、Win32DiskImage烧写镜像四、上板启动总结前言由于PYNQ官网中没有适配ZYNQ_MINI开发板的现成的PYNQ镜像，我们需要用vivado自己设计硬件部分，然后下载与板子无关的预构建文件PYNQrootfs，在ubuntu系统中制作适配ZYNQ_MINI开发板的PYNQ镜像。软件与系统的环境版本Windows1
小黄能吃辣·2024-02-05 22:15

【基于Xilinx ZYNQ7000的PYNQ框架项目】04开发板上运行人脸识别模型

04开发板上运行人脸识别模型前言一、人脸识别代码详解总结前言书接上文，成功将电脑摄像头视频流传输到开发板并本地存储后，要做的就是使用PYNQ的pyhotn代码逐帧读取视频流，进行人脸识别啦。因为当初做这个项目的主要目的是锻炼嵌入式开发的能力，所以人脸识别模型是直接使用的opencv自带的分类器。（其实是懒得自己再捣鼓个模型了）我使用的分类器是haarcascade_frontalface_alt2
小黄能吃辣·2024-02-05 22:15

【基于Xilinx ZYNQ7000的PYNQ框架项目】05使用Overlay库和python父子进程实现开发板按键控制LED灯流水或熄灭

05使用Overlay库和python父子进程实现开发板按键控制LED灯流水或熄灭前言一、PYNQOverlay库的GPIO读写实现LED灯流水二、python父子进程实现按键即关闭程序总结前言前四篇文章完成后，其实整个项目就能完整运行起来了。但我们似乎忘了使用PYNQ的初心——用python编程实现对开发板硬件部分的控制。因此，本文章使用PYNQOverlay库的GPIO读写实现LED灯流水，然
小黄能吃辣·2024-02-05 22:44

Quartus IP 之mif与hex文件创建与使用

一、mif与hex概述ROMIP的数据需要满足断电不丢失的要求，ROMIP数据的文件格式一般有三种文件格式：.mif、.hex、.coe，Xilinx与IntelAltera支持的ROMIP数据文件格式如下
GBXLUO·2024-02-05 01:16

NI PXIe-5644R矢量信号收发器硬件架构

http://xilinx.eetrend.com/article/7471随着NIPXIe-5644R向量信号收发器(VST)的诞生，NI通过将用户可编程FPGA的灵活性引入RF仪器中，重塑了仪器的概念
a340421·2024-02-04 15:32

基于FPGA的PCIe接口设计---01_PCIe基本概念

第一篇：介绍PCIe的基本概念；第二篇：以xilinx提供的例程PIO为
攻城狮Bell·2024-02-04 14:36

【高速接口-RapidIO】5、Xilinx RapidIO核例子工程源码分析

总目录（经验分享）献上链接：【高速接口-RapidIO】2、RapidIO串行物理层的包与控制符号【高速接口-RapidIO】3、RapidIO串行物理层的包传输过程【高速接口-RapidIO】4、XilinxRapidIO
夜幕下的灯火·2024-02-04 10:32

vue-manage-system 后台管理系统开发总结

https://www.cnblogs.com/linxin/p/9638461.html微信图片_20180629172425.png
泪滴在琴上·2024-02-04 06:29

读完100本书、输出20万字，2022是目前人生中最棒的一年。

作者|林小西来源|林小西(ID：mrlinxiaoxi)本文共计1471字，预计阅读4分钟。你好哇，我是林小西。转眼间就到了2022的最后一天了。你的2022过得如何？
林小西·2024-02-03 06:09

开发者分享｜AMD Vitis™ Libraries Vision L3 Isppipeline U50/ZCU102 流程示例

下面是用户手册的链接：https://docs.xilinx.com/r/2022.2-English/Vitis_Librarie
BinaryStarXin·2024-02-02 23:12

【xilinx primitives 】02 OBUFDS and OBUFTDS

参考源：OBUFDS该设计元件是单输出缓冲器，支持低电压、差分信号。OBUFDS隔离内部电路，并为离开芯片的信号提供驱动电流。它的输出表示为两个不同的端口（O和OB），一个认为是“主端口”，另一个是“从端口”。主端口和从端口是同一逻辑信号（例如，MYNET和MYNETB）的相反相位。真值表例化VHDLLibraryUNISIM;useUNISIM.vcomponents.all;--OBUFDS:
hcoolabc·2024-02-02 19:40

嵌入式中Qt5.7.1添加支持openssl方法

/config no-asm shared --prefix=/opt/Xilinx2018_zynq/zynq_openssl_1.0.2/ --cross-compile-prefix=/opt/Xilinx
ST小智·2024-02-02 17:39

vue组件，echarts制作3D地图，可点击凸起，hover高亮，可做飞鱼线（带天空盒子）

行政区划边界数据、区划边界坐标集合__HashTang(hxkj.vip)二、组件引入，修改地图json数据和下载插件后可直接使用importmapDataCqfrom"@/assets/mapjson/linxi3
巴黎的疯子·2024-02-02 16:04

FPGA解码MIPI视频：Xilinx Artix7-35T低端FPGA，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案本方案在XilinxArtix7-100T上解码MIPI视频的应用本方案在XilinxKintex7上解码MIPI视频的应用本方案在XilinxZynq7000
9527华安·2024-02-02 10:43

FPGA高端项目：Xilinx Zynq7020系列FPGA 多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案我已有的FPGA视频拼接叠加融合方案本方案的XilinxKintex7系列FPGA
9527华安·2024-02-02 10:42

《人间小满》：生活既有烟火俗常，也有诗意清欢

作者|林小西来源|林小西(ID：mrlinxiaoxi)本文共计1913字，预计阅读5分钟。你好哇，我是林小西。今天和大家分享一本超治愈的小书，《人间小满》，全书仅2万余字。
林小西·2024-02-02 07:40
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他