quartus频率计

八位二进制乘法器VHDL

八位二进制乘法器VHDL工程文件一、实验目的二、设计要求三、实验仪器与环境四、实现原理五、系统设计及仿真六、顶层设计：七、结果仿真：附录：工程文件点击下载八位二进制乘法器工程文件一、实验目的熟习QuartusⅡ
起个名咋这么难？·2022-05-23 21:08

【CBC加密链+多重哈希模块】在DE2-115开发板上实现基于CBC加密链的数据读写接口，其中用户口令转换为mastkey多重哈希模块

1.软件版本quartusii12.12.系统实现过程系统整体结构如下：第一，由主控发送写指令，由于每次写入到闪存的时候，必须加密，所以在主控发出写指令的时候，随机序列模块产生伪随机序列作为加密的密钥。
fpga&matlab·2022-05-21 17:03

基于51单片机的数字频率计（测频法）

基于51单片机的数字频率计如题：设计一个以单片机为核心的频率测量装置。
大量出0.01nm光刻机·2022-05-20 10:15

基于51单片机的数字频率计

声明：由青岛理工大学建电16级某同学上传，请同班同学注意不要雷同误差控制在了百分之三到百分之十，还是很大的，会随着采样时间的增加而减小，简要做了个误差处理，很粗糙，希望大神留言改进，谢谢。软件设计的组成该系统由定时器0中断子函数、定时器1中断子函数、延时子函数、按键消抖子函数、闸门控制子函数、主函数和数据定义这几部分组成。闸门时间由定时器1控制，初始为2s，可以通过按键加减，范围为2s到7秒。闸门
呀丶呆毛·2022-05-20 10:14

利用quartus ii进行IP核的调用

以调用乘法器IP核为例进行说明。首先应当新建一个工程进入到工程设置设置好工程路径与工程名称没有文件的话，这里可以先不添加。直接点击next；进行器件的选择点击next继续点击next，进入到下一步点击finish完成工程设置。（在这一步可以通过新建verilog文件加入自己的设计文件）接着就是IP核调用环节啦点击tools–MegawizardPlug-Inmanager（魔法棒）点击next进入
Morii_·2022-05-18 19:24

quartus 时序约束分析1----乘法器

本次分析实现乘法器的时序约束1.代码always@(posedgeclkornegedgerst_n)beginif(rst_n==1'b0)begindout<=0;endelsebegindout<=a_ff0*b_ff0*c_ff0*d_ff0;endend2.添加时序约束添加系统时钟，100M，然后运行create_clock-name{clk}-period10.000-waveform
weixin_530406653·2022-05-18 19:23

苏州科技大学计算机组成原理,苏州科技学院计算机组成原理实验报告.doc

电子与信息工程学院专业：计算机科学与技术班级学号：11200135111学生姓名：李辉指导老师：黄研秋实验一实验日期：2014.6.10成绩评定：____________实验名称：运算部件实验：加减法器设计实验内容：启动QuartusII
照赫·2022-05-18 19:53

计算机组成与体系结构乘法指令设计,基于Quartus II的计算机组成与体系结构综合实验教程...

基于QuartusII的计算机组成与体系结构综合实验教程语音编辑锁定讨论上传视频《基于QuartusII的计算机组成与体系结构综合实验教程》是2011年科学出版出版的图书，作者是杨军。
人事星球·2022-05-18 19:21

苏州科技计算机组成原理,苏州科技学计算机组成原理实验报告.doc

电子与信息工程学院专业：计算机科学与技术班级学号：11200135111学生姓名：李辉指导老师：黄研秋实验一实验日期：2014.6.10成绩评定：____________实验名称：运算部件实验：加减法器设计实验内容：启动QuartusII
后期小雨·2022-05-18 19:50

Quartus II实验一 运算部件实验：加法器

可以参考以下链接并结合我的文章步骤学习（我的详细点哈哈~）零、QuartusII基本使用（计组实验）https://blog.csdn.net/qq_40925617/article/details/121171310
书启秋枫·2022-05-18 19:48

Quartus II实验三 时序部件实验

如果很多操作步骤忘记可以参考链接：QuartusII实验一运算部件实验：加法器https://blog.csdn.net/qq_45037155/article/details/124202068QuartusII
书启秋枫·2022-05-18 19:18

三、五位带符号的阵列乘法器（含电路图）

实验时间：10.25目录实验原理四位求补器五位带符号的阵列乘法器零、QuartusII基本使用（计组实验）_稳健的不高冷的强哥的博客-CSDN博客QuartusII的使用，封装，总线的使用可以参考笔者之前的博客
稳健的不高冷的强哥·2022-05-18 19:46

EDA（Quartus II）——8位硬件乘法器设计

实验目的：1、学习应用移位相加原理设计8位乘法器。2、了解移位相加原理构成乘法器与用组合逻辑电路直接设计的同样功能的电路优势。设计方法：方法一：（用乘号实现乘法）modulechengfaqi(a,b,dout);input[7:0]a,b;output[15:0]dout;assigndout=a*b;endmodule仿真波形：方法二：（用移位相加的方法实现乘法）modulecfq_ywxj_
楠潼·2022-05-18 19:43

使用QuartusII（Verilog语言）进行四种乘法器的仿真实现

使用QuartusII（Verilog语言）进行四种乘法器的仿真实现1、并列乘法器（使用“X”实现）原理图如下：被乘数A=A7A6A5A4A3A2A1A0,乘数B=B7B6B5B4B3BB1B0，所得乘积为十六位数由
沙子也能发光·2022-05-18 19:40

Quartus II实验二 运算部件实验：并行乘法器

如果很多操作步骤忘记可以参考链接：QuartusII实验一运算部件实验：加法器https://blog.csdn.net/qq_45037155/article/details/124202068本实验需要建立三个工程文件
书启秋枫·2022-05-18 19:10

【数电实验7】Verilog—外星萤火虫

目录1Quartus代码编写2test代码3ModelSim仿真4实验记录、实物接线与实验现象1Quartus代码编写本代码
ココの奇妙な冒険·2022-05-17 18:57

【人脸定位】基于FPGA的肤色检测人脸定位的verilog实现

1.软件版本MATLAB2013b，quartusii12.12.本算法理论知识和MATLAB仿真第一，然后我们通过matlab测试后发现：上面左边是HSV，右边是Ycrcb。
fpga&matlab·2022-05-07 07:37

自然语言处理之文本热词提取(含有《源码》和《数据》)

然后通过频率计算出热频词数据放在文章里面了，就不用花积分下载了**‍代码#TODO鸟欲高飞，必先展翅#TODO向前的人：Jhonimportjieba.possegaspsgtext=open("data
·2022-05-06 14:06

AT89C52单片机的频率计（1HZ~20MHZ）设计，LCD1602显示，含仿真、原理图、PCB与代码等

设计要求1.以MCS-51系列单片机为控制器件，用C语言进行程序开发，结合外围电子电路，设计一款数字频率计；2.能够对1HZ～20MHZ正弦波、三角波、方波信号等周期信号的频率进行测量；3.测量误差：低于
蒋宇智·2022-04-23 01:06

Modelsim 仿真 IP 核

平台：Modelsim10.5b，前提为安装了Quartus任一版本虽然说的是所谓的Modelsim独立仿真，不需要经过Quatyus启动Modelsim软件，但本质上还是使用的Quartus的仿真库。
青柠Miya·2022-04-21 11:59

python检测吸烟的算法_GitHub - yejun688/Dangerous_driving_behavior_detection: 利用SSD目标检测算法判断是否闭眼或者张开嘴和吸烟打电话等手...

python-opencv说明预训练的权重文件[vgg_16]具体的配置文件请看Config.py文件训练运行pythonTrain.py单张测试pythonTest.py##目前进度：1、PERCLOS计算DONE2、眨眼频率计算
weixin_39603397·2022-04-11 21:06

python检测吸烟的算法_GitHub - DohaerisT/DangerousDrivingDetector: 利用SSD目标检测算法判断是否闭眼或者张开嘴和吸烟打电话等手势行为，通过PERCL...

Config.py文件训练运行pythonTrain.py单张测试pythonTest.py测试视频pythoncamera_detection.py##目前进度：1、PERCLOS计算DONE2、眨眼频率计算
Jack.qiu·2022-04-11 21:36

【64QAM同步】基于FPGA/MATLAB的64QAM同步系统的实现

1.软件版本quartusii12.1，matlab2017b2.本算法理论知识第一：环路滤波系数的分段更新，实现频率跟踪效果的稳定。
fpga&matlab·2022-04-10 09:26

Quartus Prime Lite Edition 使用教程（创建项目与仿真）V

刚下完QuartusPrime无从下手，不知道该怎么建立工程项目，想信很多小伙伴刚接触时都会有这样的困惑，今天笔者来带大家走一遍流程，大致了解创建项目与仿真的基本过程。
渣渣ye·2022-03-31 07:36

基于FPGA简易电子琴设计+电路原理图+Modelsim 仿真+Quartus II 下载+源代码+激励文件

一、总体电路结构设计五大模块按键同步输入模块编码频率控制模块分频计数模块译码模块二分频（方波）模块二、Modelsim仿真同步输入仿真波形：模拟按键输入key[3:0],经过同步输入模块输出key1[3:0]编码频率控制仿真波形：将上一模块输出的key1[3:0]进行频率编码，以低音1为例：4’b0111:count=count);always@(posedgeclkornegedgerstn)i
小鑫的蜡笔·2022-03-28 07:11

自然语言处理 之 文本热词提取--------文章中含有《源码》和《数据》，可以拿来玩玩

然后通过频率计算出热频词数据放在文章里面了，就不用花积分下载了**‍代码**#TODO鸟欲高飞，必先展翅#TODO向前的人：Jhonimportjieba.possegaspsgtext=open("data
不良使·2022-03-26 07:15

Quartus programmer

Configure：下载、配置；2、Verify：验证配置芯片程序与烧录文件是否一致；3、BlankCheck：检查配置芯片是否为空；4、Exzamine：5、SecurityBit：6、Erase：擦除；可以使用Quartus
ddk43521·2022-03-19 06:08

quartus找不到硬件USB-blaster及驱动无法安装，解决方法

quartus找不到硬件USB-blaster及驱动无法安装，解决方法Windows无法安装USB-Blaster解决办法：1、进入，计算机–>>设备管理器。
一只大喵咪·2022-03-19 06:08

FPGA烧录步骤(Quartus II)——固化程序

转载详见http://www.mdy-edu.com/zuixinyuanchuang/2019/1224/837.htmlhttps://www.cnblogs.com/fhyfhy/p/4631600.html注：EPCS是串行存贮器，FPGA不能直接从EPCS中执行程序，它实际上是执行EPCS控制器的片内ROM的代码（即bootloader），把EPCS中程序的搬到RAM中执行。FPGA的配
一只大喵咪·2022-03-19 06:38

quartus 中导入device的方法及遇到的问题

1、quartus中导入device的方法进入http://dl.altera.com/?
一只大喵咪·2022-03-19 06:07

仿真报错：Quartus_FPGA/Waveform.vwf specified with --testbench_vector_input_file option does not exist

使用Quartus仿真的时候报错：解决办法很简单：再点击RunFunctionalSimulation时会弹出窗口让你保存.vwf仿真文件。
核聚变Q·2022-03-19 06:02

quartus下载的时候program/configure verify blank-check 这些选项的作用

Blank-Check是空白检查，就是FLASH的读操作，看目标区域读上来是不是全1。如果是，直接编程；如果不是，进行erase擦出后编程。Verify是校验，也是FLASH的读操作，编程完了后执行Verify会把目标区域读上来和文件比较，判断是否有某些bit写错了。1、Program/Configure：下载、配置；2、Verify：验证配置芯片程序与烧录文件是否一致；3、BlankCheck：
一只大喵咪·2022-03-19 06:00

基于Labview平台的滚动轴承故障分析与噪声评价系统

基于Labview平台的滚动轴承故障分析与噪声评价系统，功能包括时域分析，FFT分析，细化谱分析，谐波分析，倍频程，特征频率计算，噪声评价等功能
信号处理-数据分析·2022-03-16 18:39

always块内if条件语句的规则

Quartus需要根据always块内的if语句来判断同步时钟信号和异步控制信号，例如：always@(posedgeclkorposedgerst1orposedgerst2)beginif(rst1
阿瓦隆抵抗组织·2022-02-16 19:32

SoC FPGA加accsytem加神经网络算子实现： 车牌识别BMP版本

full_connection.c编译方式因为都一样（雷同）所以只拿conv.c做例子三、accsystem连线五、重新分配地址六、保存并生成HDL代码七、复制soc_system的例化模板八、修改顶层文件九、编译Quartus
w²大大·2021-10-20 11:50

电脑软件下载

电脑软件下载quartusll9.0下载链接:https://pan.baidu.com/s/18TlW5atsI6GIkvKE8hS7ag;提取码:iz2lsolidwork2012下载链接:https
中国数学和矩阵研究员·2021-10-16 14:50

EDA课程设计（设计一个4时隙的时分复用模块）

64KbpsPCM数据，2时隙为64KCVSD数据；3时隙填充数据2、设计一个时分解复用模块；要求：恢复1时隙PCM和2时隙CVSD数据；内含所有源码、硬件和软件的调试以及报告书（含有心得体会）环境：Quartus15.1
CJ.Williams·2021-10-11 17:21

时序逻辑电路设计与仿真

一、实验目的1、掌握时序逻辑电路的设计方法；2、掌握基于QuartusII集成开发环境的时序逻辑电路设计流程；3、熟练掌握VerilogHDL语言；4、熟练掌握DE2-115开发板的使用方法；二、实验任务及要求
小天才才·2021-10-11 10:19

HLS实验(一)：环境搭建和开发流程及环境的测试

安装环境和开发流程一、环境搭建二、开发流程及环境的测试初始化环境i++编译与测试编译为FPGA程序ModelSim仿真三、Example示例**Image_downsample****YUV2RGB**一、环境搭建Quartusprime18.1
w²大大·2021-10-08 00:00

建议收藏：不能不刷的100道数字IC笔/面试题！

Spec2、详细设计设计方案，具体实现架构，模块划分3、HDL编码将实际的硬件电路功能通过HDL语言描述出来，形成RTL（寄存器传输级）代码；工具：SUMMIT公司的VISUALHDL、Altera的Quartus4
Cheeky_man·2021-08-16 22:35

FPGA与HPS之间的通信实验 ——流水灯

实验目的：在DE10-Standard下通过HPS控制FPGA实现流水灯实验环境：Quartus15.0-LiteSocEDS17.0(DS-5部分若需使用需付费)Win32DiskImager参考手册
大佬带带我啊·2021-07-07 10:09

USB-blaster驱动安装图文教程

在安装quartusii/prime的时候，软件安装过程会自动安装USB-Blaster驱动但是往往系统自动安装是失败的。
Icecone·2021-06-22 06:16

FPGA/Verilog 设计FIR滤波器

前言这应该是第一次的FPGA(DSP方向)的实战(也算不上)分享.也算是小班教学的其中一节课吧.话不多说,先给大家介绍一下这次要干啥先:学过信号与系统的可以直接跳过基础知识...系统环境:matlab2018aquartus16.0MultisimVScodeubuntu18.04EP4CE15F23C8
今日你学左米啊·2021-06-20 12:50

2021-05-31

基于STM32ZET6的频率计（输入捕获）#include"frequency.h"#include"led.h"#include"lcd.h"TIM_ICInitTypeDefTIM3_ICInitStructure
qq_50725003·2021-05-31 18:28

基于FPGA实现手写数字的识别——OpenCL

文章目录一、环境准备二、训练神经网络三、编译神经网络的OpenCL程序四、FPGA进行神经网络加速实现手写数字识别使用工具说明：Linux的虚拟机或者服务器QuartusStandard18.1IntelSoCFPGAEmbeddedDevelopmentSuiteStandard18.1DE
HarrietLH·2021-05-26 23:11

Windows 下 Quartus 检测不到 USB-Blaster 终极解决办法

Windows下Quartus检测不到USB-Blaster终极解决办法转自https://blog.csdn.net/acang301/article/details/50471067?
余睿Lorin·2021-05-23 15:03

ZYNQ-定时器中断使用

这些计时器始终以1/2的CPU频率计时（CPU_3x2x）。在系统层级，有一
Vuko-wxh·2021-05-22 19:53

VHDL实现双信号边沿判断的一种方法

今天在使用quartus编写VHDL程序的时候，需要写一个使能信号子模块，具体的效果是当检测到输入信号的边沿时（按下按键），输出一个持续0.5秒的高电平使能信号。
言丶武·2021-05-19 00:13

数电实验——四位乘法器

工程文件：https://download.csdn.net/download/qq_45645521/188394511.打开Quartus，createanewproject（笔者用的Quartus
陌尚彧·2021-05-18 16:34

SOPC技术习题及答案

下面不是SOPC系统开发的软件（）A、QuartusIIB、SOPCBuilderC、PSPTICED、NiosIIIDE正确答案：C在NiosII处理器寄存器中，总是存放0，对其读写无效的寄存器是（）
qq_735754647·2021-05-16 11:03
上一页 11 12 13 14 15 16 17 18 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他