E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
quartus频率计
电子科技大学现代电子信息系统综合实验课程设计代码(单片机+
频率计
)1
文章目录单片机实现数字
频率计
方案1系统功能及指标系统设计方案及基本流程unsignedcha
patrickpdx
·
2023-08-28 06:51
其他
经验分享
电子科技大学现代电子信息系统综合实验课程设计代码(单片机+
频率计
)2
接上一篇博客:https://blog.csdn.net/Jinyindao243052/article/details/107821839这是另外一种思路:有两种测频模式,一个高频模式,一个低频模式T0和T1都是计时器单片机中断方案代码#include#include#includesbitKEY2=P2^0;//按键1highmodesbitKEY3=P2^1;//按键2lowmodesbit
patrickpdx
·
2023-08-28 06:51
其他
单片机
经验分享
PCB设计经验,不得不说的一些技巧,知识福利满满
不得不说的设计经验:1、如果设计的电路系统中包含FPGA器件,则在绘制原理图前必需使用
Quartus
II软件对管脚分配进行验证。
老E_d88b
·
2023-08-27 04:25
fpga[1]计数器(附源码)
本文使用的软件是
Quartus
II13.
pace_huang
·
2023-08-26 02:30
fpga开发
【FPGA】
Quartus
18.1的安装以及使用
下载https://www.intel.com/content/www/us/en/software-kit/665990/intel-
quartus
-prime-lite-edition-design-software-version
像河与海fjx
·
2023-08-26 01:50
FPGA
fpga开发
STC8H8K64U单片机PWM配置
一、PWM输出
频率计
算公式边沿对齐PWM输出频率=系统工作频率/(PWMx_PSCR+1)*(PWMx_ARR+1);中间对齐PWM输出频率=系统工作频率/(PWMx_PSCR+1)*PWMx_ARR*
(未雨绸缪)
·
2023-08-25 23:15
STC8
stm32 控制电机 舵机Futaba S3010
电机
频率计
算公式频率设置的相关参数:(1)TIM_TimeBaseStructure.TIM_Period======ARR------>决定周期(2)TIM_TimeBaseStructure.TIM_Prescaler
VersionVersion
·
2023-08-25 01:27
小车
单片机
EL0读取arm寄存器获取时间的方法
在EL0可以通过读取ARM寄存器,获取系统的counter和频率,通过conter除以
频率计
算出当前时间。这种方法比较准确,延迟也比较低。然而并非所有的EL0都能读取以上寄存器。这取决于操作系统的
代码改变世界ctw
·
2023-08-24 13:13
ARM-TEE-Android
timer
aarch64
armv8
armv9
arm
STM32F4X 定时器PWM
STM32F4X定时器PWM什么是PWMSTM32F4XPWM使用GPIO引脚复用STM32F4XPWM配置参数定时器PWM输出通道定时器PWM输出模式定时器PWM有效电平定时器PWM工作过程定时器PWM
频率计
算
hwx1546
·
2023-08-24 10:17
STM32学习
stm32
单片机
嵌入式硬件
基于VHDL语言的汉明码编码/解码电路设计
在介绍汉明码编码和译码原理的基础上,给出了基于VHDL实现的源程序,通过
Quartus
Ⅱ软件进行设计并利用FPGA开发板进行验证。
养哈士奇的猫
·
2023-08-24 06:19
FPGA之VGA/LCD数字时钟显示
本文针对VGA/LCD控制时许有一定基础的人群,博主的开发环境为
Quartus
13.1和一个随便哪家的开发板,使用4.3寸LCD(RGB565接
萧长生
·
2023-08-20 19:13
fpga开发
VGA/LCD
数字时钟
verilog
1_FPGA开发环境的搭建
首先是
Quartus
II11.0套件下载(1)11.0_
quartus
_windows.exe(2)11.0_devices_windows.exe(3)11.0_legacy_nios2_windows.exe
sishen4199
·
2023-08-19 03:29
FPGA
fpga
Quartus
II 13.0免费版本
Quartus
II13.0网络版本刚学习
Quartus
,要是用简单的器件,写一些简单的代码,没必要破解来破解去,用web版本就行了,还带有仿真。
DC妙妙屋
·
2023-08-19 02:31
fpga
vhdl
signaltap内置逻辑分析仪使用记录
该逻辑分析仪随着RTL代码被写入FPGA中,在
quartus
继承的软件中可以查看信号变化情况,该逻辑分析仪应用于以下场景:无逻辑分析仪时需要观察片内寄存器时需要观察的时间窗口不长时该逻辑分析仪不适用于以下场景
月见樽
·
2023-08-18 11:49
matlab 2016读取mif文件
生成
Quartus
II11.0可用的mif文件,有如下几种方式:方法1:利用
Quartus
自带的mif编辑器优点:对于小容量RAM可以快速方便的完成mif文件的编辑工作,不需要第三方软
大牛攻城狮
·
2023-08-17 04:25
嵌入式系统
matlab
mif文件读取
关于
Quartus
II 的实验指南与常见问题整理
声明:以下内容仅供参考,均为我自己试错,并且基于在网络上查找到的结果进行推断,因此结果可能有不对的地方,还请见谅~实验指南:此部分为在校时《集成电路设计》课程设计内容四个实验的大致过程:新建项目(每个小实验都要新建项目并且在独立的文件夹中)—>新建VerilogHDLfile—>粘贴代码进去(录制前提前准备好代码放在记事本或者word里面)—>编译—>新建波形文件UniversityProgram
Luck1y
·
2023-08-14 07:01
学校课设
学习方法
Quartus
信号被优化 与 VIVADO 信号被优化 解决方法
Quartus
开发工具信号布局布线防止优化添加语句。对这种情况的处理是增加约束,共有2种情况:a,需要保留的信号类型是wire在定义的时候在后面增加/*synthesiskeep*/。
小五头
·
2023-08-13 02:54
FPGA
fpga开发
PM1200手持无线电综合测试仪的功能与特点
内置射频合成源、射频功率计、射频
频率计
、射频调制度仪、双音频合成源、音频电压表、音频频计、信纳计、失真仪,示波器,频谱分析仪、驻波表,电缆故障仪等测试仪器功能。
TFNHF
·
2023-08-12 15:17
网络
测试工具
TFN新推出手持式无线电综合测试仪 让测试更方便
内置射频合成源、射频功率计、射频
频率计
、射频调制度仪、双音频合成源、音频电压表、音频频计、信纳计、失真仪,示波器,频谱分析仪、驻波表,电缆故障仪等测试仪器功能。
TFNHF
·
2023-08-12 15:17
测试工具
Verilog代码与VScode编辑器联合检测语法
Verilog的插件:•在vscode的Extension中搜索Verilog,安装如下图所示的插件;2.Modelsim语法检查器集成Modelsim的安装破解本文不再赘述,可选的Modelsim有与
Quartus
II
shabby爱学习
·
2023-08-10 08:48
vscode配置
编辑器
vscode
fpga开发
数电FPGA实验:实验一 基于FPGA的计数器设计 (基本任务:采用原理图法设计一个十进制计数器,完成波形功能仿真和时序仿真。拓展任务1:采用原理图法设计一个六进制计数器,完成波形功能仿真和时序仿真)
实验一基于FPGA的计数器设计1.实验目的:(1)掌握
Quartus
Ⅱ软件的设计流程;(2)学习原理图设计方法和波形仿真方法。
superlistboy
·
2023-08-09 22:56
数电FPGA实验
数电实验
fpga开发
数电实验
数电
重邮
实验报告
基于FPGA等精度的实时测量频率和占空比
B、Em设置为1Mhz,占空比为46%的信号的占空比2、数据处理模块3、总体仿真七、实测展示八、说明一、要求:利用Altera公司的FPGA开发软件
Quartus
13.1采用混合设计实现方波信号频率和占空
猪突猛进进进
·
2023-08-09 22:24
fpga开发
开发语言
个人作品FPGA
b.通过红外光电电路测得电机的转速,设计
频率计
用4位10进制显示电机的转速。
cyh241
·
2023-08-09 22:24
简历
fpga开发
quartus
modelsim仿真时钟出现Pu1是什么意思?
FPGA实验,用rom的IP核做一个简易信号发生器。仿真出来没有波形,时钟信号显示Pu1,复位信号显示HiZ。有大佬知道原因的麻烦指导一下,仿真界面,工程文件如下:modelsim输出顶层文件sin_gen.vmodulesin_gen(clk,rst,q_outs);inputclk,rst;output[7:0]q_outs;//output[7:0]q_outt;//output[7:0]q
黄启明
·
2023-08-06 10:22
fpga开发
缓存 - 聊聊 Redis 使用场景
学习完整课程请移步互联网Java全栈工程师缓存会话缓存时效性访问
频率计
数器社交列表记录用户判定信息交集、并集和差集热门列表与排行榜最新动态消息队列
撸帝
·
2023-08-06 04:39
2019电赛复测测试题
原理:通过振荡电路产生方波,通过可调电阻改变波形的
频率计
算公式:1/2*pi*R*C原理:方波积分产生一个三角波,然后使用模拟比较器将该三角波与一个直流电平进行比较输出,则可以生成一个占空比可调的窄脉冲信号
GD32开发者
·
2023-08-04 16:17
嵌入式杂谈
嵌入式硬件
Verilog 实现流水灯
、实验平台2、实验目的2.1、实验要求3、实验流程3.1、实验原理3.2、框架设计3.3、功能模块划分3.4、时序信号图3.5、代码实现3.6、测试文件3.7、上板验证4、总结1、实验平台软件:PC、
Quartus
Prime18.1
青柠Miya
·
2023-08-04 16:46
FPGA学习
fpga开发
verilog设计
verilog设计抢答器【附源码】
中央控制模块模块框图信号定义设计文件3.3.2、数码管驱动模块设计文件3.3.3LED驱动模块3.3.4、按键消抖模块3.4仿真验证3.4、板级验证3.4.1、顶层文件4、总结1、实验平台软件:PC、
Quartus
Prime18.1
青柠Miya
·
2023-08-04 16:46
FPGA学习
fpga开发
Verilog
抢答器
Quartus
Prime 软件 USB-blaster 驱动安装失败【已解决】
目录一、安装步骤二、安装失败及其解决办法2.1试图将驱动程序添加到存储区时遇到问题2.2高级重启禁用数字签名2.3下载驱动2.4检查是否安装多版本
quartus
2.5错误代码392.6设备描述符请求失败
青柠Miya
·
2023-08-04 16:16
FPGA学习
fpga
驱动程序
在VIVADO项目插入ILA逻辑分析仪实现信号抓取的技巧
在
QUARTUS
II环境下有很好用的SIGALTAPII,在VIVADO下实现内部信号抓取可以使用所谓的DEBUG,其实就是设置DEBUG后,项目使用XDC命令自动加入了逻辑分析仪,我们这里讲讲的是主动实例化加入
mcupro
·
2023-08-04 16:09
软件无线电
USRP
OpenOFDM_RX
fpga开发
FPGA通过一个按键控制三个LED灯亮灭(状态机法)
FPGA型号:CycloneIVEPFCE10F17C8开发工具:
Quartus
13.0专业版Modelsim10.1d文章目录状态机一、设计思路二、代码设计1.顶层代码2.测试代码三、仿真状态机状态机由状态寄存器和组合逻辑电路构成
FPGA小白菜
·
2023-08-04 16:07
fpga开发
嵌入式硬件
FPGA PLL锁相环控制LED闪烁程序设计与仿真
开发软件:
Quartus
13.0开发组件:CycloneIVEP4CE10F17C8仿真:Modelsim10.1d文章目录PLL锁相环一、程序设计二、仿真测试问题总结PLL锁相环PLL:PhaseLockedLoop
FPGA小白菜
·
2023-08-04 16:07
FPGA
fpga开发
嵌入式硬件
STM32CUBEMX开发GD32F303(13)----定时器TIM捕获PWM测量频率与占空比
STM32CUBEMX开发GD32F303.13----定时器TIM捕获PWM测量频率与占空比概述视频教学csdn课程样品申请生成例程配置时钟树配置PWM配置输入捕获开启中断keil配置代码空比与
频率计
算变量定义设置
记帖
·
2023-08-02 16:09
stm32cube
GD32
stm32
单片机
arm
GD32F303
STM32CUBEMX
quartus
工具篇——fifo ip核
quartus
工具篇——fifoip核1、简介FPGA中的FIFO(First-In,First-Out)是一种常见的数据缓冲器,用于在不同的时钟域之间进行数据传输。
辣子鸡味的橘子
·
2023-08-02 09:24
fpga开发
基于FPGA的超声波测距——UART串口输出
1、系统模块框图2、RTL视图三、源码1、div_clk_us(1us的分频)2、产生驱动超声波的信号3、串口发送模块4、HC_SR04_uart(顶层文件)四、效果五、总结六、参考资料前言环境:1、
Quartus
18.02
混子王江江
·
2023-08-01 15:02
FPGA
fpga开发
quartus
13安装问题无法解决,用了cmd等方法还是不行,怎么办,急啊
E:\
quartus
\bin64\ss_cpt.l没有被指定在Windows上运行,或者它包含错误。请尝试使用原始安装媒体重新安装程序,或联系您的系统管理员或软件供应商以获取支持。图片发自App
shooterrrrrrrrr
·
2023-08-01 08:31
Verilog语法中parameter与localparam
Verilog语法中parameter与localparam对读者的假设已经掌握:.可编程逻辑基础.VerilogHDL基础.使用Verilog设计的
Quartus
II入门指南.使用Verilog设计的
橙黄橘绿时、
·
2023-08-01 01:47
学习
verilog
STM32 DSP库CUBEMX配置+FFT
频率计
算
文章目录前言一、DSP库添加1.1加一个define1.2添加文件路径1.3主函数二、FFT运算求频率2.1初始版本版本2总结前言使用DSP中的函数加快计算。本文首先讲述如何通过添加dsp库。再讲述使用DSP库进行实数FFT运算。(FFT运算用到了前面讲述的STM32CubeMX-ADChal库3定时器触发)参考1文章参考2文章一、DSP库添加1.1加一个define,ARM_MATH_CM3//
林叔叔336
·
2023-07-31 14:31
stm32
嵌入式硬件
单片机
基于Cyclone V SoC利用HLS实现卷积手写体数字识别设计
实现卷积手写体数字识别设计本文是基于英特尔CycloneVSoC开发板,利用HLS技术实现三层卷积两层池化两层全连接推理运算的手写体数字识别设计硬件环境:CycloneVSoC开发板SD卡电脑软件环境:Windows11
Quartus
prime18EclipseDS
ppqppl
·
2023-07-31 09:33
STM32CubeMX定时器中断
一、使用CubeMx配置文件1、创建文件,如图所示2、配置LED灯,将引脚设为输出模式,如图所示3、配置时钟有关定时器的内容可以查看中文手册定时器有一个时钟
频率计
算用于计数时间,假如时钟频率为8M,不进行分频处理
Liu Zz
·
2023-07-31 00:45
STM32
stm32
1024程序员节
fpga开发--蜂鸣器发出连续不同的音调
因为不同的音调有不同的频率,所以在每个时钟周期内需要发出不同频率的方波,采用计数器控制占空比,在每个状态下需要设置不同的
频率计
数器最大值,采用状态机
小天才dhsb
·
2023-07-31 00:44
fpga开发
【
Quartus
FPGA】EMIF DDR3 读写带宽测试
本文主要介绍了
Quartus
FPGA平台EMIF参数配置,以及测试DDR3读写带宽的过程,FPGA器件型号是Cyclone10GX10CX220YF780E6G,DDR3颗粒型号是WinbondW631GG6KB
洋洋Young
·
2023-07-29 20:22
Quartus
FPGA
开发
fpga开发
quartus
.bdf格式 和 .v格式 互相转换及调用
1生成.bdf文件file→new→blockdiagram/schematicfile2.v调用.bdf将.bdf文件转换为.v文件再调用.v文件.bdf转换为.v文件:file→creat/update→creathdldesignfilefromcurrentfile注意:更新.bdf之后要重跑上述步骤生成.v3.bdf调用.v将.v文件转换为.bdf文件再调用.bdf文件,.bdf文件添加
gaoxcv
·
2023-07-29 19:53
fpga原理
ad+硬件每日学习十个知识点(11)23.7.22
文章目录1.怎么使用
quartus
2编译工程生成sof文件?2.怎么使用
quartus
2下载程序到fpga芯片?3.为什么sof文件烧录后,fpga断电重启,程序会丢失?
阿格在努力
·
2023-07-29 14:45
硬件学习
学习
fpga开发
ad+硬件每日学习十个知识点(10)23.7.21
文章目录1.verilog新建文件夹结构2.怎么在
quartus
2里新建工程?3.如果在
quartus
2新建工程后,发现器件选择错误,怎么修改?4.在
quartus
2新建工程后,怎么新建文件编写程序?
阿格在努力
·
2023-07-28 15:04
硬件学习
学习
fpga开发
SOC FPGA之HPS模型设计(二)
根据SOCFPGA之HPS模型设计(一),
Quartus
工程经过全编译后会产生Handoff文件夹、SOPCINFO文件、SVD文件二、生成Preloader镜像文件通过信息交换文件Handoff文件生成
STATEABC
·
2023-07-28 15:02
一般人学不会的FPGA
fpga开发
嵌入式硬件
SOC
HPS
quartus
工具篇——ROM ip核
quartus
工具篇——ROMip核1、ROM简介FPGA中的ROM(Read-OnlyMemory)是一种只读存储器,主要用来存储固化的初始化配置数据。
辣子鸡味的橘子
·
2023-07-27 00:04
fpga开发
【电子设计大赛】2019 年全国大学生电子设计竞赛 仪器设备和主要元器件清单
年全国大学生电子设计竞赛仪器设备和主要元器件清单本科组1.仪器设备清单数字示波器(500MHz,双通道)带Z轴输入端子的示波器(100MHz)函数发生器(50MHz,双通道)任意波信号发生器(1MHz)频谱分析仪(1GHz)
频率计
GEEK.攻城狮
·
2023-07-26 11:14
电子设计大赛
【电子设计大赛】2021 年全国大学生电子设计竞赛仪器设备和主要元器件及器材清单
[本科组]1.仪器设备清单数字示波器(100MHz,双通道)函数发生器(50MHz,双通道)任意波信号发生器(1MHz)频谱分析仪(1GHz)
频率计
(500MHz)功率分析仪数字毫伏表以太网交换机(通用
GEEK.攻城狮
·
2023-07-26 11:14
电子设计大赛
2021 年全国大学生电子设计竞赛仪器设备和主要元器件及器材清单
[本科组]1.仪器设备清单数字示波器(100MHz,双通道)函数发生器(50MHz,双通道)任意波信号发生器(1MHz)频谱分析仪(1GHz)
频率计
(500MHz)功率分析仪数字毫伏表以太网交换机(通用
educth
·
2023-07-26 11:14
单片机
上一页
5
6
7
8
9
10
11
12
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他