quartus频率计

m基于FPGA的FOC控制器verilog实现,包括CLARK,PARK,PID及SVPWM,含testbench

目录1.算法仿真效果2.算法涉及理论知识概要3.MATLAB核心程序4.完整算法代码文件1.算法仿真效果QuartusII12.1(64-Bit)ModelSim-Altera6.6dStarterEdition
我爱C编程·2023-09-28 01:51

Verilog语言-Quartus II 错误解决

1、弹窗：Areyousurewanttofinish？原因：testbench文件里面有下列语句：$finish;（表示时间到达1000ns就停止仿真）initialbeginforeverbegin#100;//$display("---gyc---%d",$time);if($time>=1000)begin$finish;endendend注意：选择否，才能保持仿真软件打开看波形，选择是会
可可西里_X_back·2023-09-28 01:20

数字频率计

1总体设计方案1.1测量方案比较与选择1）测周法：使用“测周法”测量输入信号的频率，在数字电路中可以利用被测信号的边沿来向电路内部提供一个闸门时间，在闸门时间内对系统内部提供的标准高频时钟信号的边沿进行计数。若被测信号的频率为，标准高频时钟信号的频率为，测量所得计数值为，则可以根据公式(1)得到被测信号频率。时序图如图1.1.1所示：图1.1.1测周法时序图2）计数法：使用“计数法”测量输入信号的
小姜爱学习·2023-09-26 17:06

FPGA接收串口数据并通过LCD1602显示

硬件：EP4CE6E22C8NG开发工具：QuartusII13
m0_51294753·2023-09-25 18:02

关于quartus primer pin planner 分配管脚会出现不知名管脚的情况

在分配管脚的时候会出现altera_reserved_tck,altera_reserved_tdi,altera_reserved_tdo,altera_reserved_tms这些管脚如下图。这些引脚是JTAG引脚，会自动分配，不用关心。
月月wp·2023-09-25 09:52

基于FPGA的定时提醒装置Verilog

名称：基于FPGA的定时提醒装置Verilog软件：Quartus语言：Verilog要求：（1）拨动开关K1（扩展要求按下S1键后），七段数码管开始从3倒计时，每秒计数减1，当减到0时，保持0显示，同时红灯闪烁
蟹代码丫·2023-09-24 14:48

Quartus出租车计费器verilog计价器

名称：出租车计费器verilog计价器软件：Quartus语言：Verilog要求：出租车计费器，起步价10元，3公里内起步价，可以切换白天和夜晚计费，白天时超过3公里后2.4元每公里，停车时6元每10
蟹代码丫·2023-09-24 14:45

4位密码锁可修改密码及错误报警VHDL

名称：4位密码锁可修改密码及错误报警（代码在文末付费下载）软件：Quartus语言：VHDL要求：按键包括，0~9，确认，重置，修改,密码4位要能设定密码，重置密码，如果密码输入正确会亮绿灯，连续三次输入错误会报警代码下载
蟹代码丫·2023-09-24 05:54

出租车计价器计费器Quartus

名称：出租车计价器计费器（代码在文末付费下载）软件：Quartus语言：VHDL+Verilog的2套工程代码均有FPGA代码资源网：hdlcode.com代码下载地址：出租车计价器计费器_Verilog
蟹代码丫·2023-09-24 05:53

基于FPGA的16QAM调制verilog代码

名称：FPGA的16QAM调制verilog软件：Quartus语言：Verilog要求：使用FPGA实现16QAM的调制，并进行仿真代码下载：FPGA的16QAM调制verilog_Verilog/VHDL
蟹代码丫·2023-09-24 05:53

quartus十字路口交通灯红绿灯Verilog（红绿灯时间可调）

十字路口交通灯红绿灯（红绿灯时间可调）名称：十字路口交通灯红绿灯软件：Quartus语言：Verilog要求：设计十字路口的红绿灯，要求红灯和绿灯最后3秒闪烁。
蟹代码丫·2023-09-24 05:23

quartus路口交通信号灯控制器红绿灯倒计时交通灯verilog

名称：十字路口交通信号灯控制器红绿灯（倒计时）软件：Quartus语言：Verilog代码下载链接：路口交通信号灯控制器红绿灯交通灯verilog_Verilog/VHDL资源下载要求：信号灯控制器设计
蟹代码丫·2023-09-24 05:23

通用交通灯带倒计时quartus红绿灯时间可调

名称：通用交通灯带倒计时quartus红绿灯时间可调（代码在文末付费下载）软件：Quartus语言：Verilog要求：设计十字路口交通灯，具有倒计时功能，红绿灯时间代码可设置，本工程为交通灯通用代码，
蟹代码丫·2023-09-24 05:23

VHDL设计出租车计价器

本工程创建于vivado下下面是工程截图：适用于quartusII、vivado、ISE等环境。
QQ_778132974·2023-09-24 05:52

FPGA的出租车计费器VHDL计价器

名称：出租车计费器/计价器软件：Quartus语言：VHDL要求：1.起步费为5元,大于1公里或超过2分钟后按里程计费，每公里3元，停车等待时每20s收费1元2.可以通过设置起步价和每公里单价3.可以控制开始和结束
蟹代码丫·2023-09-24 05:20

【STM32笔记】HAL库定时器捕获配置、操作及通用函数定义

STM32笔记】HAL库定时器捕获配置、操作及通用函数定义文章目录定时器捕获设置输入捕获滤波器设置输入捕获极性设置输入捕获映射关系设置输入捕获分频器定时器配置定时器捕获函数全局变量定时器回调和定时器捕获回调频率计算附录
网易独家音乐人Mike Zhou·2023-09-23 08:35

Win10安装Quartus Prime 20.1 Lite

1，到官方网站上下载QuartusPrime20.1Lite版本，该版本免费，无需授权。其中2是主文件，必须要下。3是modelsim，可以方便的进行仿真，已经安装了仿真工具的可以不下。
hayiji·2023-09-23 01:13

好种子行动频率计划表

好种子行动频率计划表1、坚持每天给家婆和爸爸妈妈发送微信感恩红包，每人每天8元。逢节日和生日给大红包。每个月固定给爸妈1000元生活费。2、每月给慈济公益捐赠善款。3、坚持每天给腾讯公益捐款。
袁惠丽幸福花开·2023-09-22 23:44

电赛元器件清单多年总结及分析

2019元器件清单2021元器件清单一、仪器设备清单数字示波器(100MHz，双通道)函数发生器(50MHz，双通道)任意波信号发生器(1MHz)频谱分析仪(1GHz)频率计(500MHz)功率分析仪数字毫伏表以太网交换机
HappyGuya·2023-09-22 01:42

FPGA时序约束（五）衍生时钟约束与I/O接口约束

系列文章目录FPGA时序约束（一）基本概念入门及简单语法FPGA时序约束（二）利用Quartus18对Altera进行时序约束FPGA时序约束（三）时序约束基本路径的深入分析FPGA时序约束（四）主时钟
贾saisai·2023-09-21 06:19

湖南科技大学EDA作业

3．所有作业需完成VHDL核心代码的设计，并采用QuartusII进行相关仿真并且平台实现，否则全组不合格。4．要求在4月30日前完成全部内容。每组同学于5月10日前提交一份电子版设计报告（含源代码、
梦泪焱彡·2023-09-21 03:44

vivado2019.1安装

Xilinx采用的是ISE和vivado；Altera采用的是quartusII。
静一下1·2023-09-20 10:19

定时器的基本原理概念以及应用

如果输入的是一个恒定的脉冲信号源（一般情况下是时钟信号），我们就可以根据定时器的计数（脉冲个数）和时钟频率计算出时间，这个就是定时器的基本原理。
我要乖乖学习·2023-09-17 13:58

自动增益（AGC）算法FPGA实现

算法在quartusII下创建，使用verilog语言。数据转换/信号处理中的基于AGC算法的音频信号处理方法及FPGA实现。
QQ_778132974·2023-09-17 07:56

CPU设计与实现(8位）

软件：QuartusIIAltera公司的综合性CPLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多种设计输入形式
Lor :)·2023-09-16 18:18

【Proteus仿真】【51单片机】简易数字频率计设计

文章目录一、主要功能二、硬件资源三、软件设计四、实验现象联系作者一、主要功能1、可调节频率2、LCD频率和周期二、硬件资源1、51单片机核心模块2、NE555模块3、LCD1602模块三、软件设计#includetypedefunsignedcharuint8;typedefunsignedintuint16;typedefunsignedlonguint32;sbitrs=P2^6;//数据命令
Hai小易·2023-09-16 11:17

Quartus Ⅱ中遇到的问题

记录Quartus中遇到的报错一、FailedtolaunchMegaWizardPlug-InManager报错：FailedtolaunchMegaWizardPlug-InManager.PLLIntelFPGAIPv18.1couldnotbefoundinthespecifiedlibrarypaths
STATEABC·2023-09-15 15:01

MCU软核 1. Altera FPGA上运行8051

0.环境-Quartus13-EP4CE6E22开发板-keilc51-ag10kl144h（本工程兼容AGM）下载8051源码：https://www.oreganosystems.at/products
qq_27158179·2023-09-14 05:40

数电课程设计

为了帮助大家更好学习FPGA硬件语言，创立此资源包含文件有：实验报告、仿真文件，资料很全，有问题可以私信课设一：加减计数器一、实验内容1、利用QuartusII和Modelsim实现100进制可逆计数器编码显示实验
Runner.DUT·2023-09-11 05:43

数电课程设计——课设一：加减计数器

为了帮助大家更好学习FPGA硬件语言，创立此资源包含文件有：实验报告、仿真文件，资料很全，有问题可以私信一、实验内容1、利用QuartusII和Modelsim实现100进制可逆计数器编码显示实验。
Runner.DUT·2023-09-11 05:43

SDRAM调试经验（1）--Quartus Error (176310): Can‘t place multiple pins assigned to pin location Pin_F16

用某块芯片型号：CycloneIVE系列，EP4CE10F17C8的开发板调试SDRAM的时候，编译工程出现了如下BUG：大概意思是：无法将F16管脚设置为一个复用管脚。解决办法，先把上图红圈的下拉菜单点开，如下：可以看到管脚F16连接到了sdram_cke和ALTERA_nCEO。sdram_cke是SDRAM芯片的时钟使能脚，可ALTERA_nCEO是个啥？？？打开CycloneIVE系列的官
孤独的单刀·2023-09-11 02:58

Vivado远程编译并下载程序到本地xilinx开发板

远程编译并下载程序到本地xilinx开发板关键词：vivado  远程烧写  frp  FPGA  xilinx  云服务器需求分析：  项目需要，最近需要把FPGA程序从altera移植到xilinx平台，开发环境要从quartusii
大功率灯泡·2023-09-07 07:10

[Target Connection]: Connected system ID hash not found on target at expecte 解决方法

runas→niosIIhardware时报[TargetConnection]:ConnectedsystemIDhashnotfoundontargetatexpecte错误问题所在：逐步排查后，发现是在quartus
yuukai·2023-09-06 18:00

NIOS II里出现Could not find include file ‘system.h‘ on include paths.

Couldnotfindincludefile‘system.h’onincludepaths在把QuartusII工程转移到新的目录下后，打开NIOSII后会发现出现Couldnotfindincludefile
sys_maker·2023-09-06 18:29

关于NiosII的报错make: *** [XXX.elf] Error 1

环境：QuartusII13.0sp1，NiosII13.0sp1转载地址：https://blog.csdn.net/baidu_36031503/article/details/83501281一般有
万世奋飞·2023-09-06 18:29

基于FPGA的数字秒表设计（完整工程）

目录概述设计功能数字秒表设计的目的模块仿真设计代码概述该设计是用于体育比赛的数字秒表,基于FPGA在QuartusII9.0sp2软件下应用VHDL语言编写程序,采用ALTRA公司CycloneII系列的
单片机探索者bea·2023-09-06 13:18

基于FPGA的FIR数字滤波器设计（quartus和vivado程序都有）。

基于FPGA的FIR数字滤波器设计（quartus和vivado程序都有）。附：1.配套quartus从MATLAB系数生成直到仿真成功说明文档。2.配套仿真出波形（图1）的视频。
单片机探索者bea·2023-09-06 13:18

基于FPGA的信号发生器(三角波、方波、正弦波)

目录DDS实现原理DDS整体设计框图QuartusII仿真modelsim仿真顶层代码DDS实现原理DDS(DirectDigitalFrequencySynthesizer)直接数字频率合成器,也可叫
单片机探索者bea·2023-09-06 13:17

存储器IP核与DDS信号发生

文章目录两种类型区别D：B：存储器IP核设计DDS信号发生器原理信号频率计算两种类型DistributedMemoryBlockMemory区别根据存储容量的大小选择不同类型的IP核D：LUT查找表形式
小猛笔记·2023-09-06 03:41

DDR2 IP核调式记录2

1.功能直接使用quartus生成的DDR2IP核，然后实现循环-->写入burst长度的数据后读出。代码数据的传输是32位，实际使用了两片IC。因此IP核也是32位交互。
会飞的珠珠侠·2023-09-05 06:12

NIOS无法下程序，nios2-flash-override修改无用，quartus 18.1

Info:EPCSsignatureis0x14Info:EPCSidentifieris0xC84015Info:LeavingtargetprocessorpausedError:NoEPCSlayoutdata-lookingforsection[EPCS-C84015]Error:UnabletouseEPCSdeviceError:Errorcode:8forcommand:nios2-
pcjiushizhu·2023-09-04 00:31

FPGA实例03——FIFO的IP核创建及16位输入转8位输出

2.首先，创建FIFO的IP核，在quartus新建工程后，在右方的IPCatalog中搜索FIFO。然后点击FIFO，命名后选择Verilog文件类型，点击ok。
捌肆幺幺·2023-09-03 11:23

FPGA开发——UART串口通信（使用FIFO IP核作为缓存，在接收模块后添加检验）

FPGA开发——UART串口通信（使用FIFOIP核作为缓存，在接收模块后添加检验）一、UART简介1、概述2、通信协议二、FIFO说明1、FIFO简介2、QuartusII软件中FIFOIP核的调用三
圆原元源远员·2023-09-03 11:23

FIFO(一) —— Quartus中FIFO IP核的学习与modelsim仿真

文章目录一、FIFO的介绍二、FIFO常见参数三、FIFO的实现四、仿真4.1同步FIFO的仿真4.2FIFO普通和慢速两种模式的仿真4.3异步FIFO的仿真一、FIFO的介绍1、FIFO：（FirstInFirstOut），是有先进先出特性的缓存器，常被用于数据的缓存或者高速异步数据的交互。2、FIFO与普通存储器的区别在于：它没有外部读写地址线（其数据地址由内部读写指针自动加1完成），操作简单
Fighting_XH·2023-09-03 11:52

vcs仿真教程（查看断言）

VCS是在linux下面用来进行仿真看波形的工具，类似于windows下面的modelsim以及questasim等工具，以及quartus、vivado仿真的操作。
一只迷茫的小狗·2023-09-03 10:54

5G学习

波长频率计算公式电磁波波长&频率计算公式频率：数字信号的传输，受限于载频频率在单位时间内可变化次数，频率越高，单位时间内可变换次数越多。波长：
天气不是很好啊·2023-08-31 08:30

#systemverilog# 之 event region 和 timeslot 仿真调度（六）疑惑寄存器采样吗

我还记得自己当时第一次写代码，参考的是一款Altera芯片，结合Quartus开发软件，在上面练习代码，然后综合等等。
那么菜·2023-08-30 10:54

STM32F4X Systick系统滴答定时器

STM32F4XSystick系统滴答定时器Systick定时器Systick使用Systick时钟源Systick寄存器Systick频率计算Systick例程Systick定时器在以Crotex-M4
hwx1546·2023-08-29 03:15

STM32F4X 独立看门狗 IWDG

STM32F4X独立看门狗IWDG什么是看门狗STM32F4X独立看门狗的使用独立看门狗时钟源独立看门狗寄存器关键字寄存器预分频器寄存器重载寄存器状态寄存器独立看门狗计数频率计算独立看门狗例程什么是看门狗我们都知道
hwx1546·2023-08-29 03:44

电子科技大学现代电子信息系统综合实验课程EDA频率计

接上一篇博客https://blog.csdn.net/Jinyindao243052/article/details/107821839文章目录（1）系统功能及指标（2）系统设计方案及基本流程1.分频器2.控制模块3.计数器4.锁存器5.档位选择模块6.数码管扫描模块（3）总体原理框图代码f_div模块control模块counter_10模块latch模块sele模块scan_led模块（1）
patrickpdx·2023-08-28 06:52
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他