E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
rtl
长期供应瑞昱,高通,博通,三星,英飞凌,瑞芯微,TI,NXP,赛灵思,村田,佰维,海力士,海思,镁光等原装芯片
供应原装芯片:
RTL
8197FH-VG5-CGRTL8812FR-CGQCA7005-AL33-RKSZ8999STM32H743ZGT6STM32F103RBT6TJA1050TMC74VHC541DTR2GTPS5430DDARGL850G-HHY22TMC2590
FLYAOTO
·
2023-10-19 19:59
单片机
5G
数据库
供应QCX212高通原装芯片
长期供应:QCX212QCX216QCX216-1RDA88X9BSRDA8908ARDA8909BRDA8955LRTL8723
RTL
8733SA415MSA515MSDA845SDM450SDM660SDX12
FLYAOTO
·
2023-10-19 19:59
单片机
RK3288 Android11
RTL
8723DS WiFi 和 蓝牙Bluetooth 适配
目录一、
RTL
8723DSWiFi适配---篇章1、原理图分析(WiFi部分)`补充:`
RTL
8723DS时钟输入源讲解2、根据原理图修改设备树和编辑驱动文件3、实验验证4、
RTL
8723DSWIFI驱动参考文档和博客网站二
邓家文007
·
2023-10-19 16:55
瑞芯微RK3288
Android11驱动开发
嵌入式硬件
linux
驱动开发
嵌入式
Design Compiler指南——概述和基本流程
综合是前端模块设计中的重要步骤之一,综合的过程是将行为描述的电路、
RTL
级的电路转换到门级的过程;DesignCompiler是Synopsys公司用于做电路综合的核心工具,它可以方便地将HDL语言描述的电路转换到基于工艺库的门级网表
沧海一升
·
2023-10-18 18:48
逻辑综合
数字IC
DC
综合
Design Compiler (三)——DC综合的流程
1、基本流程概述首先给三个图,一个图是高层次设计的流程图:下面是我对这张图的理解:①设计之前,准备好库、HDL代码的思想、约束生成;然后根据设计思想用
RTL
源码详细地、完整地为设计建立模型、定义设计中寄存器结构和数目
简单同学
·
2023-10-18 18:46
Design
Compiler
Design
Compiler
DC
紫光同创FPGA实现UDP协议栈网络视频传输,带录像和抓拍功能,基于YT8511和
RTL
8211,提供2套PDS工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的以太网方案紫光同创FPGA精简版UDP方案紫光同创FPGA带ping功能UDP方案紫光同创FPGA精简版UDP视频传输方案3、设计思路框架OV5640摄像头配置及采集数据缓冲FIFOUDP协议栈详解MAC层发送MAC发送模式MAC层接收ARP发送ARP接收ARP缓存IP层发送IP发送模式IP层接收UDP发送UDP接收ICMP应答(ping)CRC校验
9527华安
·
2023-10-18 10:57
菜鸟FPGA以太网专题
菜鸟FPGA图像处理专题
fpga开发
网络
udp
紫光同创FPGA
YT8511
RTL8211
FPGA突发模式读写DS1302并发送到串口显示
Verilog代码主要分为4个模块,
RTL
图如下和模块例化如下,主要包含DS1302模块,按键控制模块,串口通讯模块和DS1302数据向串口模块间的数据准备。//-------------
丧失风口的鸟
·
2023-10-17 10:34
行为级描述
FPGA
Verilog
fpga
verilog
rtc
快速上手SpyGlass——基本流程
SpyGlass,这是一个很强大的
RTL
验证级工具。它不仅仅能检查sdc的错误,还能做以下各种检查:LowPower,DFT,CDC(CrossDomainCheck)。
沧海一升
·
2023-10-17 00:58
数字IC
考试总结
ls-
rtl
2.在配置apache服务时执行了.
白狐脸儿
·
2023-10-16 20:12
Raspberry USB Camera
Logitech,Inc.WebcamC930e$lsusbBus001Device004:ID0bda:8176RealtekSemiconductorCorp.
RTL
8188CUS802.11nWLANAdapterBus001Device010
孟想
·
2023-10-16 17:55
HTML学习笔记-v1.3
概要接着上回的文本格式设计标签继续学习,也都是一些简单基础的,权当新手入门或是字典查询用文字倒序输出如果您的浏览器支持bi-directionaloverride(bdo),下一行会从右向左输出(
rtl
流云飞水
·
2023-10-16 06:05
web
web
html
跳转
学习笔记
Tcl与Design Compiler (二)——DC综合与Tcl语法结构概述
IC_learner1、逻辑综合的概述synthesis=translation+logicoptimization+gatemapping.DC工作流程主要分为这三步Translation:翻译,主要把描述
RTL
weixin_34150224
·
2023-10-16 05:33
c/c++
Design Compiler - DC综合与Tcl语法结构概述(二)
======1、逻辑综合的概述synthesis=translation+logicoptimization+gatemapping.DC工作流程主要分为这三步Translation:翻译,主要把描述
RTL
Paul安
·
2023-10-16 05:03
ASIC后端综合与实现
综合
DC
Design
Compiler
tcl
Design Compiler (二)——DC综合与Tcl语法结构概述
1、逻辑综合的概述synthesis=translation+logicoptimization+gatemapping.DC工作流程主要分为这三步Translation:翻译,主要把描述
RTL
级的HDL
简单同学
·
2023-10-16 05:28
Design
Compiler
DC
design
compiler
Tcl与Design Compiler 01 ——DC综合与Tcl语法结构概述
IC_learner1、逻辑综合的概述synthesis=translation+logicoptimization+gatemapping.DC工作流程主要分为这三步Translation:翻译,主要把描述
RTL
Lux_an
·
2023-10-16 05:58
tcl
and
DC
Verilog实现模三检测器,设计输入序列能否被三整除,
RTL
设计+testbenc验证
Verilog实现模三检测器,设计输入序列能否被三整除,
RTL
设计+testbenc验证1,模三检测器的工作原理2,
RTL
代码设计3,
RTL
的门级网表。
向兴
·
2023-10-16 05:20
数字IC前端设计工程师走向精通
fpga开发
VerilogIC前端开发
【数字IC设计】利用Design Compiler评估动态功耗
利用DC对
RTL
设计的动态功耗进行评估,主要可以分为以下步骤:用vcs编译运行testbench,生成.saif文件(SwitchingActivityInterchangeFormat)在DesignCompiler
FPGA硅农
·
2023-10-16 02:50
数字IC进阶
fpga开发
数字IC
中断:PL硬中断,基地址,优先级。
行动步骤:1.编写
RTL
文件,设置中断的触发条件和频率,将其封装成IP;2.配置BD,为上述IP提供CLK和RST,注意敏感列表;3.在zynqprocessor中配置中断号,分配中断号:PL终端号可选
NoNoUnknow
·
2023-10-15 21:48
FPGA学习
ZYNQ裸机开发
单片机
嵌入式硬件
fpga开发
数字后端的流程
1.数据准备2.布局规划3.布局4.时钟树综合5.布线(route)6.签核(signoff)Innovus软件使用介绍encounter到innovus数据准备:物理文件;时序文件;物理文件:网表(
RTL
飞奔的大虎
·
2023-10-15 15:05
RAL Prediction
这样的好处是,如果
RTL
寄存器的值已经是我们的期望值,那么就不会也没有必要再浪费总线资源去重新配置一遍。
blueblue_ya
·
2023-10-15 01:15
寄存器模型
经验分享
Vivado的安装以及使用_入门
Vivado的安装以及使用零.Vivado简要介绍Vivado是FPGA厂商赛灵思提供的一款EDA(ElectronicDesignAutomation)工具.在电子设计自动化方面,其主要提供了四种功能:
RTL
硫酸hh
·
2023-10-15 00:58
fpga开发
硬件工程
FPGA设计入门:Vivado综合简介
一、综合的基本流程在Vivado中,综合是将
RTL
(硬件描述语言)代码转换成网表
追逐程序梦想者
·
2023-10-15 00:11
fpga开发
matlab
整理:CentOS下安装
rtl
8188eu无线网卡
源码下载地址:https://gitee.com/irelandspider/
rtl
8188eu在安装过程中出现make:***/lib/modules/2.6.32-431.el6.x86_64/build
加菲猫Jack
·
2023-10-14 16:58
紫光同创FPGA实现UDP协议栈网络视频传输,基于YT8511和
RTL
8211,提供4套PDS工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的以太网方案紫光同创FPGA精简版UDP方案紫光同创FPGA带ping功能UDP方案3、设计思路框架OV7725摄像头配置及采集OV5640摄像头配置及采集UDP发送控制视频数据组包数据缓冲FIFOUDP协议栈详解RGMII转GMII动态ARPUDP协议IP地址、端口号修改QT上位机4、PDS工程1:OV7725输入YT8511版本5、PDS工程2:O
9527华安
·
2023-10-14 01:54
菜鸟FPGA以太网专题
菜鸟FPGA图像处理专题
fpga开发
网络
udp
YT8511
RTL8211
PDS
紫光同创FPGA
紫光同创FPGA实现UDP协议栈精简版,基于YT8511和
RTL
8211,提供2套PDS工程源码和技术支持
目录1、前言免责声明2、我这里已有的以太网方案3、设计思路框架RGMII转GMII动态ARPUDP协议回环FIFOIP地址、端口号修改4、PDS工程1:YT8511版本5、PDS工程2:
RTL
8211版本
9527华安
·
2023-10-14 01:53
菜鸟FPGA以太网专题
fpga开发
udp
网络协议
紫光同创
YT8511
RTL8211
紫光同创FPGA实现UDP协议栈带ping功能,基于YT8511和
RTL
8211,提供2套PDS工程源码和技术支持
发送ARP接收ARP缓存IP层发送IP发送模式IP层接收UDP发送UDP接收ICMP应答(ping)CRC校验RGMII转GMII模块以太网测试模块4、PDS工程1:YT8511版本5、PDS工程2:
RTL
8211
9527华安
·
2023-10-14 01:17
菜鸟FPGA以太网专题
fpga开发
udp
网络协议
紫光同创
ping
YT8511
RTL8211
Vega Prime入门教程12.10:DevToolCRO与部署
本文首发于:VegaPrime入门教程12.10:DevToolCRO与部署开发与运行VegaPrime授权分为两种:开发授权,在授权证书里面表现为*_dev运行授权,在授权证书里面表示为*_
rtl
开发程序时使用开发授权
幽迷狂
·
2023-10-13 11:21
Presagis
Presagis
模型
仿真
Vega
Prime
建模
3D
场景
一文读懂嵌入式FPGA,改变芯片设计方式岂是闹着玩的
芯片设计人员今天面临的最关键的问题之一是在设计过程中实时重新配置
RTL
,甚至在系统中也是如此。不幸的是,芯片设计人员无法及时知道是否必须这样做。
Hack电子
·
2023-10-12 18:05
嵌入式
java
python
人工智能
编程语言
异步FIFO
本文参考:面试——异步FIFO详解关于异步FIFO设计,这7点你必须要搞清楚【CDC系列】跨时钟域处理(一)同步器02【Verilog实战】异步FIFO设计(附源码
RTL
/TB)1、异步FIFO简介
PINKPIG2567
·
2023-10-12 13:59
Verilog实战练习
verilog
异步FIFO
【目录】RV1103/RV1106开发记录
【RV1103】LuckfoxPicoRV1103开发记录【RV1103】LuckfoxPico构建系统分析【RV1103】
RTL
8723bs(SD卡形状模块)驱动开发【RV1103】SD卡和无线WiFi
liefyuan
·
2023-10-11 21:17
目录
嵌入式Linux
【RealTek sdk-3.4.14b】
RTL
8197FH-VG+
RTL
8367+
RTL
8812F WiFi to LAN 和WiFi to WAN吞吐量
LAN2.4GWiFiThroughput天线频宽模式协议连接速率TX(Mbps)RX(Mbps)TX&RX(Mbps)2X240MHz802.11nTCP300Mbps2051922112X240MHz802.11nUDP300Mbps224234231LAN5GWiFiThroughput天线频宽模式协议连接速率TX(Mbps)RX(Mbps)TX&RX(Mbps)2X280MHz802.11
wellnw
·
2023-10-11 20:11
WiFi
网络
FreeBSD安装
RTL
8169sc网卡驱动
RELTEK网卡驱动下载:http://www.realtek.com/downloads/downloadsView.aspx?Langid=1&PNid=13&PFid=5&Level=5&Conn=4&DownTypeID=3&GetDown=false驱动包中提供了如下安装方法:========================================================
龜山島
·
2023-10-10 23:29
Hexo博客NexT主题下添加文章边框阴影效果?
找到主题下的这个文件:themes\next\source\css_common\components\post\index.styl修改为:.
rtl
{&.post-body{p,a,h1,h2,h3,
@u@
·
2023-10-10 22:07
css
前端
html
考试总结第三周
ls-
rtl
2.在配置apache服务时执行了.
朱耿卫
·
2023-10-10 12:20
SV--线程(一)
1线程的使用1.1程序和模块•module(模块)作为SV从Verilog继承过来的概念,自然地保持了它的特点除了作为
RTL
模型的外壳包装和实现硬件行为,在更高层的集成层面,模块之间也需要通信和同步。
创芯人-- Fly
·
2023-10-10 08:31
SV
SV
System
Verilog
【芯片设计-
RTL
数字逻辑设计入门 5 --
RTL
全加器实现及验证】
文章目录1.11.1.1DUTCode1.1.2Testbench1.1.3自动化编译:Makefile1.1.4Debug方法1.2逻辑综合工具-DesignCompile1.2.1逻辑综合流程1.2.2逻辑综合方法1.11.1.1DUTCode以实现一个全加器为例子,功能真值表验证功能完整性穷举法代码覆盖率lab01编译仿真产看波形//-----------------------------
CodingCos
·
2023-10-10 07:32
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
RTL
语法
RTL
全加器
低功耗技术
这种技术对于代码风格有一定的要求,一旦CodingStyle满足要求后,比如
RTL
代码中通过条件选择来实现使能信号,综合工具在逻辑综合过程中会自动翻译为门控时钟。
飞奔的大虎
·
2023-10-09 20:45
全志V3s 荔枝派WiFi
RTL
8723BS 连接
软件部分适配参考网友帖子,我已成功连接WIFI:(12条消息)全志V3S入门
RTL
8723BS连接wifi_Kevincoooool-CSDN博客_
rtl
8723bs这里主要记录一下硬件连接部分,
RTL
8723
kensey
·
2023-10-09 11:20
嵌入式
arm
FPGA精简版UDP协议实现板间网线传输视频,提供3套工程源码
精简版UDP介绍2.网线板间视频传输---精简版UDP再次精简3.网线板间视频传输---实现方案4.网线板间视频传输---发送端方案5.网线板间视频传输---接收端方案6.工程1介绍---Artix7(
RTL
8211
9527华安
·
2023-10-09 09:20
菜鸟FPGA以太网专题
udp
fpga开发
网络传输
图像处理
ov5640
基于FPGA的UDP 通信(一)
FPGA芯片型号:xc7a35tfgg484-2网口芯片(PHY):
RTL
8211网络接口:RJ45简述以太网什么以太网?以太网是一种计算机局域网技术。
在路上-正出发
·
2023-10-09 09:20
FPGA与接口/通信协议
FPGA
UDP
VMkali linux 8812au网卡驱动解决方法
虚拟机VM1.将USB设置更改为3.02.终端执行aptremoverealtek-
rtl
88xxau-dkmsaptupdateaptupgradeaptinstallrealtek-
rtl
88xxau-dkms
九层妖塔
·
2023-10-09 04:23
linux系统添加网卡驱动,linux添加网卡及驱动
kudzu--probe--class=networkclass:NETWORKbus:PCIdetached:0device:eth0desc:"RealtekSemiconductorCo.,Ltd.
RTL
weixin_39688870
·
2023-10-08 11:18
linux系统添加网卡驱动
如何查看Linux无线网卡驱动,怎么在Linux里查询无线网卡的驱动程序版本
可以查看当前的网卡驱动信息;[root@localhostzhangy]#lspci|grep-ieth03:00.0Ethernetcontroller:RealtekSemiconductorCo.,Ltd.
RTL
8111
JH努力
·
2023-10-08 11:48
如何查看Linux无线网卡驱动
linux下如何查看网卡驱动版本信息?
1、
RTL
8105e的网卡,请问linux的驱动在哪里能下?2、linux下如何查看网卡驱动版本信息?3、linux桌面系统怎么更新硬件驱动呀?
董小宝的日常
·
2023-10-08 11:16
Linux
linux
运维
服务器
ZYNQ学习--PL 的LED 点亮实验
PL的"HelloWorld"LED实验参考文档《course_s1_ZYNQ那些事儿-FPGA实验篇V1.06》Vivado版本2018.3一、创建工程创建
RTL
工程,Targetlanguage选择
伊丽莎白鹅
·
2023-10-08 06:53
ZYNQ学习笔记
fpga开发
FPGA通信—千兆网(
RTL
8211EG)硬件layout
一、硬件布局指南创造一个低噪音、功率稳定的环境降低EMI/EMC的程度及其对
RTL
8211E/
RTL
8211EG的影响简化信号跟踪的路由任务1.1布局
RTL
8211EG必须尽可能靠近MAC(小于2.5英寸
仲南音
·
2023-10-08 05:02
FPAG
fpga开发
[RK3568 Android12] AP6398S 之WiFi
AP6398S下面是rockchip_defconfig中默认勾选的CONFIG_WL_ROCKCHIP=yCONFIG_WIFI_BUILD_MODULE=yCONFIG_AP6XXX=mCONFIG_
RTL
8723CS
家有工程师
·
2023-10-07 23:16
RK3568
Android12
ui
AP6398S
RK3399 LINUX
RTL
8821CS移植
目录WIFI移植蓝牙修改WIFI移植因为RK3568支持
RTL
8821CS模组,因此从RK3568移植
RTL
8821CS驱动移植
RTL
8821驱动:1.1drivers/net/wireless/rockchip_wlan
danhu
·
2023-10-07 23:13
ROCKCHIP
linux
rk3399
rtl8821
wifi
bt
【芯片设计-
RTL
数字逻辑设计入门 4 - 第一个
RTL
Bug 分析之路 】
文章目录1.1Veloce验证1.1.1问题背景1.1.2问题分析1.1.3调试小技巧1.1Veloce验证本文是基于veloce验证平台进行的,关于veloce的介绍如下:传统的验证技术中,主要采用两种手段。一种是基于EDA工具(Simulator)的仿真验证。这种验证方式是基于软件平台的,优点是使用方便,便于问题定位和调试。但是当被验证的设计的规模变得很大,到达上百万门甚至上千万门的时候,仿真
CodingCos
·
2023-10-07 19:53
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
veloce
验证
soc-600
etf
二、10【FPGA】阻塞赋值与非阻塞赋值
p=3理论学习基础知识请参考本人VerilogHDL专栏中行为级建模,下面是博客链接:三、7【VerilogHDL】
RTL
级建模——行为级建模_追逐者-桥的博客-CSDN博客掌握结构化
追逐者-桥
·
2023-10-07 13:21
#
二
Xilinx
Artix-7基础教程(完)
fpga开发
阻塞赋值与非阻塞赋值
上一页
3
4
5
6
7
8
9
10
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他