E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
rtl
「Verilog学习笔记」根据
RTL
图编写Verilog程序
专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点,刷题网站用的是牛客网观察题目给出的
RTL
图,主要的器件是两个D触发器,一个与门。D触发器含有异步复位信号,且为低电平有效。
KS〔学IC版〕
·
2023-12-20 12:36
Verilog学习笔记
学习
笔记
Verilog
vue element-ui 封装drawer 抽屉组件
task:{type:Object,default:()=>{}},drawer:{type:Boolean,default:false},direction:{type:String,default:'
rtl
前端cv大师
·
2023-12-20 09:22
vue.js
Eelement ui Drawer抽屉插入vue-element-admin子组件页面
脚本:data(){return{//抽屉属性drawerTitle:"标题",drawer:false,//false:不显示;true:显示direction:"
rtl
",//从右到左drawerSize
你好,甫岩
·
2023-12-20 09:51
vue.js
ui
elementui
【UVM】ral_model 前门访问和后门访问
参考资料:(1)uvm中直接操作
RTL
信号|骏的世界(lujun.org.cn)(2)记录一下关于uvm后门(uvm_hdl_read)使用时遇见的问题。
Bug_Killer_Master
·
2023-12-20 01:44
uvm
uvm
ral_model
ug871 Lab5
实验平台VitisHLS2021.2Windows10实验内容如何将顶级函数接口上的数组参数实现为许多不同类型的
RTL
端口。
伏羲天源
·
2023-12-19 03:21
fpga
ug871 Lab1
实验平台VitisHLS2021.2Windows10实验内容本实验展示了如何创建高级综合项目、验证C代码、将设计综合到
RTL
以及验证
RTL
。
伏羲天源
·
2023-12-19 03:51
#
FPGA
fpga
[RK-Linux] 移植Linux-5.10到RK3399(六)| 检查GMAC(
RTL
8211F)配置使能千兆以太网
ROC-RK3399-PCPro使用
RTL
8211FPHY芯片作为以太网收发器。
RTL
8211F是一种高性能的千兆以太网物理层收发器(PHY),广泛用于台式机、笔记本电脑、网络交换机等设备中。
嵌入式逍遥
·
2023-12-18 15:13
嵌入式Linux调试
linux
网络
运维
rk3399
mac
rtl8211f
gmac
紫光FPGA学习之常见报错
紫光pangodesignsuite报错:一、4005:[D:/**/
rtl
/burstORsingle.v(linenumber:47)]Logicforddr_head_addr_rrdoesnotmatchastandardflip-flop
@晓凡
·
2023-12-18 08:49
FPGA学习之路
fpga开发
学习
Verilog语法之函数function的讲解
可以用function与task,将重复性的行为级设计(就是
rtl
描述)进行提取,并在多个地方调用,来避免重复代码的多次编写,可使代码更加的简洁易懂。
核桃_warrior
·
2023-12-16 23:53
fpga开发
flutter绝对定位
Stack(textDirection:TextDirection.
rtl
,fit:StackFit.loose,alignment:Alignment.bottomLeft,clipBehavior:
初遇你时动了情
·
2023-12-16 06:32
flutter
flutter
如何分配FPGA管脚
一般较好的方法是在综合过程中通过时序的一些约束让对应的工具自动分配,但是从研发的时间段上来考虑这种方法往往是不可取的,
RTL
验证与验证板设计必须是同步进行的,在验证代码出来时验证的单板也必须设计完毕,也就是管脚的分配也必须在设计代码出来之前完成
程老师讲FPGA
·
2023-12-16 05:55
fpga开发
特权FPGA学习笔记
C/C++/systemC-----vivadoHLS------------->
RTL
门电路,省去了HDL语言的中间转换,可以看作是C向C#的演进,基于zynq面向以前使用C的开发人员,但是个人觉得,
chinxue2008
·
2023-12-15 11:25
fpga开发
学习
笔记
平头哥玄铁 E906 编译与使用
1、E906概述与玄铁E902一样,E906核的
RTL
代码也是开源的,开源仓库地址:https://github.com/T-head-Semi/opene906玄铁E906是一款完全可综合的中端MCU
杭州_燕十三
·
2023-12-15 01:30
risc-v
TailwindCSS 如何处理
RTL
布局模式
其中对于阿拉伯语、波斯语等语言的阅读书写习惯是从右向左的,在前端有一个专有名字
RTL
模式,即Right-to-Left。
乐闻x
·
2023-12-14 23:21
TailwindCSS
通关指南
前端
css3
css
TailwindCSS
平头哥玄铁 E902 编译与使用
E902核的
RTL
代码是开源的,开源版本仓库:h
杭州_燕十三
·
2023-12-14 22:03
risc-v
超大规模集成电路设计----FPGA时序模型及FSM的设计(八)
绝大部分资料来自中国科学院段成华教授PPT超大规模集成电路设计----
RTL
级设计之FSM(八)7.1CPLD的时序模型7.1.1XPLA3时序模型7.1.2具体时序组成(重点)1.PadtoPad(tPD
MinJohnson
·
2023-12-14 12:59
FPGA/Verilog
数字集成电路
fpga开发
verilog语法tips
1.if...else与caseif..else与case语句的作用都是选择,不同的是综合后的
RTL
视图下,我们可以看到if...else趋向于具有优先级的结构,而case则是并行结构,但是在TechnologyMapViewer
我喜欢唱跳rap打篮球
·
2023-12-06 15:35
练习十二:利用SRAM设计一个FIFO
FIFO1,任务目的2,设计要求3,FIFO接口的设计思路4,FIFO接口的测试,top.v5,FIFO接口的参考设计,fifo_interface.v6,SRAM模型,sram.v代码7,vivado生成的
RTL
向兴
·
2023-12-04 20:31
Verilog数字系统设计教程
fpga开发
芯片设计
练习十一:简单卷积器的设计
,卷积器的设计,
RTL
:con1.v4,前仿真和后仿真,测试信号:test_con1.v5,A/D转换器的VerilogHDL模型所需要的技术参数,
RTL
代码adc.v5.1问题:这个文件没找到,待解决中
向兴
·
2023-12-04 20:59
Verilog数字系统设计教程
fpga开发
芯片设计
Delphi语言怎样对自己定义类进行持久化保存及恢复 (性能远比json/xml高)
Delphi的
RTL
自身就带有一套非常好的资源持久化保存(IDE设计窗口时,保存为DFM格式及编译到EXE里面的资源文件)及恢复机制(EXE启动时对窗口资源的载入),那么应不是必需再额外用xml/json
qq_33577118
·
2023-12-04 20:20
json
xml
delphi
ONLYOFFICE 协作空间 2.0 现已发布:新增公共房间、插件、重新分配数据、
RTL
界面等功能
更新后的ONLYOFFICE协作空间新增诸多实用功能,全平台实现多项优化功能。请继续阅读,了解所有更新。ONLYOFFICE协作空间是什么ONLYOFFICE协作空间是一款开源效率平台,让您与同事、团队成员、客户、合作伙伴、承包商、赞助商和其他第三方更有效地协作处理办公文档。该平台提供了一个基于房间的环境,可根据您的需求或项目目标组织文件管理结构。灵活的访问权限和用户角色让您对整个空间或单独房间的
ONLYOFFICE
·
2023-12-04 20:08
onlyoffice
开源
编辑器
协作空间
软件更新
FPGA学习笔记【封装自定义IP核】
封装带AXI接口的自定义IP核为了更方便地使用外部接口驱动或进行系统级的设计时,可以考虑将
RTL
设计打包制作成自定义的IP核,Vivado会自动生成相关的IP核接口;或者为了在ZYNQ中使用AXI总线将硬核与
内 鬼
·
2023-12-04 19:19
FPGA
嵌入式
fpga
Xilinx
Vivado
Xubuntu16.04系统中使用
RTL
8822CE8821无线网卡
目录1.确认无线网卡是否安装正确2.安装
RTL
8822CE的驱动1.确认无线网卡是否安装正确无线网卡型号:
RTL
8822CE支持802.11a/b/g/n/ac查看硬件是否识别到了无线网卡lspci如果看到如下的关键词
boss-dog
·
2023-12-04 08:36
Xubuntu
Linux
RTL8822CE
驱动
Open TSN 3.2之TSNSwitch3.2内部TSS模块 FPGA代码笔记(一)
内部组成框图和代码
RTL
视图如下1.网络输入处理之NRX(NetworkRX,
汤圆好吃
·
2023-12-04 00:51
Open
tsn
时间敏感网络
Open
tsn3.2
笔记
fpga
网络
网络协议
Modelsim仿真操作指导
目录一、前言二、仿真分类三、
RTL
级仿真3.1创建库3.2仿真配置设置3.3运行仿真四、常见问题4.1#Errorloadingdesign4.2运行仿真时报错“can'tread"Startup(-L
知识充实人生
·
2023-12-02 07:50
modelsim
fpga开发
verilog
modelsim仿真
SystemC Study
systemverilog的library下图是SystemC在整个项目中的角色硬件架构探索,创建算法、性能模型;验证工程师做为参考模型(经过DPI接口调用);设计工程师将其做为designspec,设计
RTL
Vinson_Yin
·
2023-12-01 16:36
SystemC
systemc
基于51单片机控制的波形输出
所以本节对iic通信协议不做过多的介绍,重心放在iic的
rtl
建模,本次通过iic控制PCF8591实现DAC输出功能。
K11mvp
·
2023-12-01 10:33
51单片机
嵌入式硬件
单片机
台式电脑windows10蓝屏代码 SYSTEN_THREAD_EXCEPTION_NOT_HANDLED 失败的操作
rtl
8188gu.sys
可能我是误打误撞解决的,网络上这种情况也少,于是我写了我有两张网卡一张8188gu芯片的水星,一张8188eu芯片的comfast,某天起插入水星正常,插入comfast就会立马蓝屏并提示明显看出失败的操作为8188gu.sys,且我在pe环境下看网卡会出现黄色三角形感叹号。此刻插的是水星网卡首先windows+x唤出,选择设备管理器,网络设配器找到你的外置网卡,右击属性,驱动程序,驱动程序详细信
Yep%
·
2023-12-01 09:59
经验分享
经验分享
练习十-通过模块实例调用实现大型系统的设计
练习十-通过模块实例调用实现大型系统的设计1,任务目的2,
RTL
代码,两个独立的模块和一个接口模块2.1,P_S模块
RTL
2.2,S_P模块的
RTL
2.3,sys的接口模块实现3,带有数据流的原理框图,
向兴
·
2023-12-01 09:27
Verilog数字系统设计教程
fpga开发
vivado综合分析与收敛技巧3
1、最优化RAMB输入逻辑以允许输出寄存器推断以下
RTL
代码片段可从块RAM(实际上为ROM)生成关键路径,其中包含多个止于触发器(FF)的逻辑层次。
cckkppll
·
2023-12-01 06:28
fpga开发
vivado综合分析与收敛技巧2
此属性可在
RTL
中设置。将RAM_DECOMP属性应用于存储器时,存储器是在较宽的原语配置中设置的,而不是在较深且较窄的配置中设置的。
cckkppll
·
2023-12-01 06:58
fpga开发
RK3568 Android12 RJ45 网口led状态修改(二)
Platform:RK3568OS:Android12Kernel:v4.19.206SDKVersion:android-12.0-mid-rkr1Module:
RTL
8211F-CG问题根据前一篇博文
Terry.W
·
2023-11-30 15:22
RockChip
#
kernel
phy
ethernet
驱动程序
RK3568 Android12 RJ45 网口led状态修改(一)
Platform:RK3568OS:Android12Kernel:v4.19.206SDKVersion:android-12.0-mid-rkr1Module:
RTL
8211F-CG问题需求以太网已经配置成功
Terry.W
·
2023-11-30 15:52
RockChip
#
kernel
phy
ethernet
驱动程序
MSI B760M MORTAR i7-13700F电脑 Hackintosh 黑苹果efi引导文件
MSIB760MMORTAR处理器i7-13700F已驱动内存16G*2已驱动硬盘1000GBSAMSUNG860QVOSATA已驱动显卡RX5600XT已驱动声卡RealtekALC3204/236已驱动网卡
RTL
8168HGigabitEthernet
黑果魏叔
·
2023-11-30 09:08
黑苹果efi引导文件
黑苹果
黑苹果efi引导文件
efi
引导文件
macos
芯片及设计制造 - 小记
文章目录关于芯片制造材料芯片分类ASICASSPSoCFPGA可编程SoC或SoCFPGA微处理器(μP或MPU)微控制器(μC或MCU)芯片设计和制造过程:需求&方案架构设计架构验证形式验证/属性检查前端设计
RTL
伊织code
·
2023-11-30 08:55
其他
制造
芯片
设计
SoC
Verilog笔记(四)状态机
来自正点原子的学习笔记我在学习的过程中会尽量把它和C语言进行比较,毕竟有较大的相似之处
RTL
设计主要有组合电路和时序电路两个部分,还有一个非常重要的部分就是状态机,都应该熟练的掌握(刷题网站里都有对应的题目哦
班花i
·
2023-11-30 04:33
FPGA
fpga
Android系统蓝牙模组问题排查说明
2.概述目前调试的蓝牙模组都是和wifi功能集成在一起的,即wifi和蓝牙二合一的模组,常见的蓝牙模组有正基的AP6210(目前已经停产)、AP6212、AP6330、AP6335等和realtek的
rtl
8723bs
bingdund
·
2023-11-29 15:30
全志平台开发
android
嵌入式硬件
SystemVerilog 入门
文章目录包定义SystemVerilog数据类型结构体SystemVerilog过程块可嵌套模块接口SystemVerilog的优点提高了硬件建模能力、编码效率和抽象能力;
RTL
级、系统级行为描述;增强了验证能力和为大规模复杂设计编写有效
如松茂矣
·
2023-11-29 12:59
SoC设计
HDL
verilog
SoC
[Ubuntu]RT810xE--网线已拔出--问题解决
系统默认安装的是
RTL
8169的驱动,而此驱动并不适用于
RTL
810xE系列网卡,从而引起的问题。2解决方案首先,吐嘈一下。百度确实像很多人所说一下,搜索不
kyzoon
·
2023-11-29 02:15
各路问题
ubuntu
RTL810xE
网线已拔出
FPGA学习路线by老石谈芯
入行十年,我总结了这份FPGA学习路线:搞定这四点,你也能轻松进阶(老石谈芯).摘要FPGA学习路线(一)编程语言1硬件描述语言HDL2寄存器输入集语言
RTL
2.1如何入门2.2最大的思维转变3推荐转向学习
班花i
·
2023-11-29 00:56
FPGA
fpga
FPGA学习入门计划-小白入门
1.入门学习计划-再学习FPGA之前,先确定我们需要学习什么1.编程语言,FPGA的开发语言叫做硬件描述语言HDL,或者是寄存器传输级语言
RTL
,主流的硬件描述语言有VHDL和Verilog,SystemVerilog
一口闷一罐可乐
·
2023-11-29 00:47
fpga开发
学习
FPGA基础协议一:UART
通信原理二、需求与设计分析1.系统模块划分2.模块解析2.1uart_rx串口接收模块2.2uart_ctrl串口接收转存模块2.3uart_tx串口发送模块2.4按键消抖模块2.5top顶层模块2.6
RTL
财不外漏_
·
2023-11-29 00:39
FPGA
fpga开发
如何远程登录开发板?
WiFi网卡(
RTL
8723)驱
DP29syM41zyGndVF
·
2023-11-26 22:33
内核
网络
编译器
linux
嵌入式
解决win11系统下vivado使用
RTL
分析闪退、小蓝熊easy anti chat无法启动问题
一.RTLanalysis运行闪退这个问题关系到程序的正常使用,主要发生在编写好verilog文件后对.v进行
RTL
分析的情况下,不进行
RTL
分析将不能验证程序的硬件可行性,直接影响到管脚分配等等后续步骤
半命仙
·
2023-11-26 15:34
FPGA/EDA
vivado
fpga
游戏
PVE 8安装 ReakTEK
RTL
8125B 2.5G网卡驱动
本文同步发表在我的个人博客https://evine.win。前言近期在PVE中发现,只要连接数一多,PVE会有两个单核的使用率明显比其他核超过一大截。经过查询资料发现,这是因为我的RealTEKRTL81252.5GB网卡默认加载的驱动是r8169,它并没有开启网卡多队列等特性。导致一个网卡的软中断只能使用固定的一个核心开接收和发送数据。查看网卡加载的是什么驱动:##看看网卡的pci编号$lsp
EvineDeng
·
2023-11-25 15:53
计算机网络:时延、时延带宽积、
RTL
、利用率
时延时延:数据(报文/分组、比特流)从网络(链路)的一端传输到另一端的所需的时间,这也叫延迟或者迟延,单位是s。发送时延(传输时延)发送端将分组的所有比特传输到链路的时间。发送时间=数据长度/信道宽度(发送速率)传播时延:数据在链路上传输所需的时间,取决于电磁波的传输速度和链路长度。传播时延=链路长度(信道长度)/电磁波的传输速度。排队时延:分组在进入路由器后,先在输入队列中排队等待处理。路由器确
空调不灵
·
2023-11-25 07:52
#
网络
Verilog
RTL
代码设计规范简单整理总结
目录1宗旨2IP的
RTL
设计文件的建立3TOP集成的设计文件的建立4文件头5宏定义6端口定义6.1IP设计中的端口定义6.2TOP集成中的端口定义7TOP模块的集成8参数定义9
RTL
设计文件主体1宗旨每个
豆豆恩馨
·
2023-11-24 23:45
IC设计
verilog
代码规范
设计规范
团队开发
虚拟时钟(Virtual clock)
虚拟时钟(Virtualclock)欢迎关注我的公众号:全栈芯片工程师通常
RTL
设计要求对芯片/module的输入信号进行reg_in打拍处理,对芯片/module的输出也要求做reg_out打拍处理,
杰出的胡兵
·
2023-11-24 12:50
数字后端
芯片
数字后端
时序分析
【无标题】Open Verification Library Assertion检查
1Assertion概述断言概述1.概念:通过在代码中插入对
RTL
的特征描述,检查
RTL
代码的关键行为是否和期望的一致(一般检查设计中的控制信号的完整性和数据的完整性),当异常出现时,断言语句会报警。
黄埔数据分析
·
2023-11-24 07:42
FPGA
fpga开发
HLS基础issue
hls是一个用C/c++来开发PL,产生
rtl
的工具hls是按照rtlcode来运行的,但是
rtl
会在不同器件调用不同的源语;可能产生的ip使用在vivado另外一个器件的话会存在问题;Hls:vivadoip
黄埔数据分析
·
2023-11-24 07:31
issue
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他