verilog仿真

Verilog的三种描述方式（门级、RTL级、行为级）

门级：使用逻辑门这一级别来描述，and、or……，输出部分必须是net类型，门级原语本质是模块实例调用，符合端口连接规则。RTL中的寄存器和组合逻辑，直接反应了逻辑门直接的关系，更加接近底层，接近硬件，一般EDA工具可以把RTL描述自动编译为门级描述。所以一般不直接使用门级编程。moduleFull_Add_1b_3(A,B,Cin,Sum,Cout);inputA;inputB;inputCin
学不懂IC·2024-01-29 13:09

Verilog02:结构化建模

结构化描述是用VerilogHDL进行电路设计中最基本描述方式。对于系统级电路设计，为了把不同的功能模块有层次地组合在一起，主要是采用模块调用的结构化建模方式实现。
刘小适·2024-01-29 13:38

matlab电机算法仿真,MATLAB电机仿真精华50例源代码

【实例简介】MATLAB电机仿真精华50例源代码，包括同步电机，异步电机的仿真模型，和闭环控制等【实例截图】【核心代码】《MATLAB电机仿真精华50例》源代码└──《MATLAB电机仿真精华50例》源代码
灰太狼deee微笑·2024-01-29 13:07

集成电路可测性设计(DFT，Design For Testability)

随着集成电路的高度集成化，最开始的徒手画电路图已经被淘汰，取而代之的是一套规范的硬件描述语言(HDL)，现在我们使用VerilogHDL可以描述几乎所有逻辑功能和需要的数字电路，只有一些特殊的电路比如数模混合接口等
早睡身体好~·2024-01-29 13:07

数字逻辑Verilog描述电路的方法（2022.3.17）

,q);inputclk,clrb;inputd;outputq;regq;always@(posedgeclkorposedgeclkb)beginif(clrb)q逻辑表达式-->电路结构图-->VerilogHDLmodulefull_add1
枫子有风·2024-01-29 13:35

cannot read system data from XML file

最近在使用ccs进行debug仿真时，不知道为什么一直报错，或者偶尔能够正常下载程序。
坚持每天写程序·2024-01-29 13:05

【数字电子电路基础】智力竞赛抢答器

文章目录序言完整仿真电路图1、设计要求2、主要器件3、设计原理4、设计实验及其原理序言抢答器作为一种工具已经广泛的应用于各种智力和知识竞赛场合。
海绵丿星星·2024-01-29 13:05

CCS新建工程教程

②：DSP的开发过程中，仿真器的使用必不可少，所以这里需要选择仿真器的类型，我们仿真器是版本，所以要选择该类型。③：对工程命名（注意不要使用中文及特殊字符），这里我们命名
坚持每天写程序·2024-01-29 13:35

基于FPGA的4路抢答器verilog，quartus

名称：基于FPGA的4路抢答器verilog（代码在文末付费下载）软件：Quartus语言：Verilog要求：1.主持人具有最高优先级，实现4路公平抢答判决。2.具有选手提前抢答和抢答成功指示。
FPGA代码库·2024-01-29 13:03

数字式竞赛抢答器Verilog代码Quartus软件AX301开发板

名称：Quartus数字式竞赛抢答器Verilog代码AX301开发板（文末获取）软件：Quartus语言：Verilog代码功能：数字式竞赛抢答器设计设计一个可容纳四组参赛者同时抢答的数字抢答器要求:
FPGA代码库·2024-01-29 13:03

windows10中安装和使用ROS2+python

ROS称为机器人操作系统，是开发智能机器人的极具生产力的工具，主要用于仿真验证、代码部署。ROS已经从ROS1发展到ROS2，而ROS2才真正实现了分布式通信。
zhangzq02·2024-01-29 13:31

为什么时序逻辑电路会落后一拍？

但在仿真过程中经常会发现不符合这一“定律”的现象–明明是在仿真时序逻辑，怎么输出不会落后一拍？先来看一个简单的例子：把输入信号用时序逻辑电路寄存两次，即俗称的“打两拍”。
单刀FPGA·2024-01-29 13:30

【FPGA】Verilog描述电路的三种方式（结构化、数据流和行为化）

前言众所周知，Verilog是作为一种HDL（HardwareDescriptionLanguage，硬件描述语言）出现的，它的主要功能是在不同的抽象层级上描述电路，从而实现电路设计。
单刀FPGA·2024-01-29 13:59

【无人机三维路径规划】基于人工蝶群算法ABO实现复杂地形无人机三维航迹规划附Matlab代码

✅作者简介：热爱科研的Matlab仿真开发者，修心和技术同步精进，代码获取、论文复现及科研仿真合作可私信。个人主页：Matlab科研工作室个人信条：格物致知。
天天Matlab科研工作室·2024-01-29 13:59

FPGA 通过 UDP 以太网传输 JPEG 压缩图片

从摄像机的输入中获取单个灰度帧，使用JPEG标准对其进行压缩，然后通过UDP以太网将其传输到另一个设备（例如计算机），所有这些使用FPGA（Verilog）实现。
OpenFPGA·2024-01-29 13:23

终端SSH工具：SecureCRT for mac

系统上一款强大易用且专业的终端SSH工具，类似于Windows中的Putty，SecureCRT破解版支持SSH1、SSH2、Telnet等远程连接，同时具有很多实用和专业的辅助功能，支持保存密码、广泛的终端仿真
d5fanfan·2024-01-29 12:30

Ros方向第一次汇报

文章目录1.本方向内学习内容：1.1.完成了基于ARM64架构下pd虚拟机中UbuntuLinux的安装：1.2.学习了Linux基本命令行操作：1.3完成海龟仿真：1.4.完成了工作空间与功能包的创建
碳酸不酸鸭·2024-01-29 12:42

绘图_origin在一个页面上绘制多个图像x1y1和x2y2

目的：最近再做仿真的时候，分别做了按照路径d和时间t的仿真，为了验证两者的准确性，计划将路径d的数据转换为时间t的图像，看二者能否重合。
Qine_f·2024-01-29 11:19

市面上3k厂百达翡丽鹦鹉螺5711拿货价多少钱

而3K厂制造的这款鹦鹉螺5711更是无可挑剔，仿真程度堪比正品▼更多详情添加微：522268133k厂百达翡丽鹦鹉螺5711价格多少?
潮品会·2024-01-29 11:30

1.22ABM仿真（netlogo)，A*（简要）

NETLOGOABM建模A*，体现了当前的步数成本H为启发值，由启发性公式决定，就是成本F由两个要素确定，一个是实际位置的成本G，由其自身固定的地理位置决定，另一个是启发值H，由下一个位置与目标位置的相对距离决定，然后在循环中，是要找下一个成本最小的F堆优化dij可以认为是一个A*算法只考虑G成本不考虑启发值的A*就是朴素的dij
CQU_JIAKE·2024-01-29 11:15

瑞利衰落信道仿真（Python）

ChatGPT答案：importnumpyasnpdefgenerate_rayleigh_channel(num_samples):#生成实部和虚部，均为高斯分布N(0,1/2)real_part=np.random.normal(0,np.sqrt(0.5),num_samples)imag_part=np.random.normal(0,np.sqrt(0.5),num_samples)#合
还有你Y·2024-01-29 08:09

【雕爷学编程】Arduino动手做（85）---LCD1602液晶屏模块

【Arduino】168种传感器模块系列实验（资料代码+仿真编程+图形编程
驴友花雕·2024-01-29 07:22

【MATLAB源码-第125期】基于matlab的QPSK系统IQ调制方式仿真，输出每一个节点的波形。

操作环境：MATLAB2022a1、算法描述四相移键控（QuadraturePhaseShiftKeying，简称QPSK）是一种数字调制技术，它是相移键控（PSK）的一种形式。在通信系统中，QPSK广泛应用于无线和数据传输技术，其主要优势是能够有效地提高带宽利用率，并在一定程度上抵抗信道噪声和干扰。QPSK调制原理QPSK调制的核心是将输入的数字数据映射到载波的四个不同相位上。这四个相位通常是0
Matlab程序猿·2024-01-29 06:29

Quartus II使用小技巧

msim文件夹用于存放仿真文件。如何查看一个Quartus工程用的是什么版本呢？用notepad++打开工程名.qsf文件，查看最后一
GBXLUO·2024-01-29 05:08

Modelsim SE 10.5安装教程

ModelSim是一种功能强大的硬件描述语言(HDL，HardwareDescriptionLanguage)仿真和验证工具，可以单独仿真，也可以联合Quartus/Vivado等软件联合仿真，仿真速度快
GBXLUO·2024-01-29 05:08

SystemVerilog中数组内置函数sum()的一个注意点

Systemverilog内置了数组求和运算方法(sum())，将数组的所有元素累加起来，返回一个最终值。
谷公子的藏经阁·2024-01-29 05:04

“OVL断言“和“assert 断言“有什么区别和联系

目录区别：1.OVL断言:2.SystemVerilog`assert`断言:3.设计目的:4.语法:5.特定功能:联系:1.都属于基于断言的验证：2.都用于仿真验证：3.都可用于捕获设计中的问题：OVL
禅空心已寂·2024-01-29 03:58

$hdl_xmr_force，$value$plusargs

rkvtimertb.apbrstn<=0;#20ns;$hdl_xmr_force("rkvtimertb.apbrstn"，“1");//rkvtimertb.apbrstn<=1;endtask在SystemVerilog
禅空心已寂·2024-01-29 03:57

vivado 将I/O规划项目迁移到RTL、UltraScale的I/O规划体系结构内存IP、UltraScale体系结构内存IP I/O规划设计流程变更、综合I/O规划

端口定义用于为按照规定，使用Verilog或VHDL进行RTL设计。差分对缓冲器添加到顶部模块和总线定义也包括在RTL中。项目属性更改为反映RTL项目类型。重要！
cckkppll·2024-01-29 02:30

vivado 2018.3 烧写固化FPGA verilog代码以及出现的问题解决

vivado一般是与SDK同时使用的，像zynq系列，通过SDK烧写固化代码很方便，但是有的时候比如本人目前使用的是XC7K325TFPGA进行的开发，不会用到SDK软件，所以烧写固化代码想通过vivado直接操作。1、按照网上百度的方法进行设置，如下遇到的第一个问题就是在vivado2018.3的flash型号列表中没有本人使用的flash，怎么办呢，添加flash，添加方法网上有很多，就是在v
cckkppll·2024-01-29 02:29

信号类型（通信）——高斯最小频率键控GMSK（五）

系列文章目录《信号类型（通信）——仿真（一）》《信号类型（通信）——QAM调制信号（二）》《信号类型（通信）——QPSK、OQPSK、IJF_OQPSK调制信号（三）》《信号类型（通信）——最小频移键控
【杨（_> <_)】·2024-01-29 02:18

信号类型——正交频分复用OFDM（六）

系列文章目录《信号类型（通信）——仿真（一）》《信号类型（通信）——QAM调制信号（二）》《信号类型（通信）——QPSK、OQPSK、IJF_OQPSK调制信号（三）》《信号类型（通信）——最小频移键控
【杨（_> <_)】·2024-01-29 02:18

信号类型（通信）——最小频移键控MSK（四）

系列文章目录《信号类型（通信）——仿真（一）》《信号类型（通信）——QAM调制信号（二）》《信号类型（通信）——QPSK、OQPSK、IJF_OQPSK调制信号（三）》目录前言一、MSK信号特点1.1、
【杨（_> <_)】·2024-01-29 02:18

信号类型（通信）——汇总（七）

系列文章目录《信号类型（通信）——仿真（一）》《信号类型（通信）——QAM调制信号（二）》《信号类型（通信）——QPSK、OQPSK、IJF_OQPSK调制信号（三）》《信号类型（通信）——最小频移键控
【杨（_> <_)】·2024-01-29 02:45

Over-the-Air Deep Learning Based Radio Signal Classification

本文在仿真时考虑到了载波频偏、码元速率、多径衰减等因素的影响，并在实验室中用软件无线电对无线信号分
2e07917c964c·2024-01-29 01:47

Multisim仿真错误可能

此电路图是将一片4位二进制同步计数器74LS161的同步置数端实现13进制计数器，CP端接2Hz当频率是1kHz时没有仿真错误，调为2Hz的时候，出现上面的错误解决办法：可以在仿真->Analysesandsimulation
Jesus-·2024-01-28 21:25

＜EDEM 基础案例０5＞Screw Auger

案例重点：定义一个有效地域来查看仿真中的所有重要特性；颗粒速度和接触力分析；设置数据导出查询（ExportDataQueries）选项卡并使用copyquery选项;使用“步长因子（StepFactor
weixin_40395778·2024-01-28 16:02

EDEM2019 实例操作教程——输送带

EDEM2019实例操作教程——输送带鸣谢：声明：探讨：内容：操作步骤：创建材料导入接触体创建颗粒工厂设置物料与装置接触求解计算数据显示—数据导出鸣谢：视频教程：合工仿真视频作者：杨格老师声明：如涉及侵权行为
mumuer93·2024-01-28 16:31

EDEM中对几何体（机械设备）表面的精确受力分析

EDEM中对几何体（机械设备）表面的精确受力分析在仿真分析时，经常发现由于导入的几何体表面过于简单，导致分析几何体受力时十分的粗糙。比如导入的几何体曲面的面数非常小，也就是游戏中的低模。
冬 泳 怪 鸽·2024-01-28 16:01

EDEM资料大全（包含教程、论文、案例、应用）

资源收集自互联网1.离散元仿真软件EDEM的气力输送应用.pdfhttp://www.yanfabu.com/Wk_index_fileview_id_23448.html气力输送背景及研究现状，解决方案
PartiSim·2024-01-28 16:00

EDEM仿真导入stl文件慢的原因

我在将solidworks导出为STL文件后，再导入EDEM软件进行离散元仿真时，导入速度特别慢，发现是因为stl文件分辨率设置的过于精细，将文件分辨率设置为粗糙后，导入速度就快了。
weixin_44834086·2024-01-28 16:30

计算机网络-ensp模拟器安装简介

一、概述eNSP(EnterpriseNetworkSimulationPlatform)是一款由华为提供的免费的、可扩展的、图形化操作的网络仿真工具平台，主要对企业网路由器、交换机进行软件仿真，完美呈现真实设备实景
行則独善其身·2024-01-28 16:29

【光学】迈克尔逊实验仿真【含GUI Matlab源码 060期】

⛄一、获取代码方式获取代码方式1：完整代码已上传我的资源：【光学】基于matlabGUI迈克尔逊实验仿真【含Matlab源码060期】点击上面蓝色字体，直接付费下载，即可。
Matlab领域·2024-01-28 15:58

【CTWVRP】遗传算法求解带软时间窗+容量约束+成本(固定+运输+制冷+惩罚)车辆路径规划【含Matlab源码 3836期】

✅博主简介：热爱科研的Matlab仿真开发者，修心和技术同步精进，Matlab项目合作可私信。
Matlab领域·2024-01-28 15:28

ROS小车跟随

这篇的目的是方便自己复习总体流程1、gazebo仿真世界2、机器人模型3、slam建图4、定位5、路径规划6、小车跟随7、总体launch文件第一篇博客给出了总体代码：https://blog.csdn.net
海风-·2024-01-28 14:56

基于QC-LDPC编码的循环移位网络的FPGA实现

一、桶式移位寄存器(barrelshifter)八位桶式移位寄存器的VHDL实现如下，由于每一层结构相似，于是采用生成语句for_generate实现，使用该代码实现的RTL级分析和理论的结构一致，仿真结果也符合预期
泽_禹·2024-01-28 13:15

source insight 支持verilog 及使用技巧

CustomLanguages-SourceInsightsourceinsight支持verilog及使用技巧-CSDN博客
lbaihao·2024-01-28 13:36

verilog编程之乘法器的实现

z=x*y中，x是被乘数，在Verilog代码中multiplicand表示，y是乘数，在代码中用multiplier表示。因为x和y都是带符号数，所以应该是用补码乘法，但是如果对x和y求
lbaihao·2024-01-28 13:33

基于Matlab/Simulink直驱式风电储能制氢仿真模型

接着还是以直驱式风电为DG中的研究对象，上篇博客考虑的风电并网惯性的问题，这边博客主要讨论功率消纳的问题。考虑到风速是随机变化的，导致风电输出功率的波动性和间歇性问题突出；随着其应用规模的不断扩大以及风电在电网中渗透率的提升，大规模风电并网势必会增加配电网的调峰压力，降低电网的电能质量和运行稳定性。这也是导致我国风电存在消纳能力不足以及弃风现象严重的重要原因。同时，储能技术的发展和规模化应用也为大
qq_444975046·2024-01-28 10:04

虚拟同步发电机预同步(无缝切换)matlab/simulink仿真模型

随着人们对供电可靠性、灵活性的要求的提高。需要微网同时具备孤岛自治运行和并网发电的能力。如何保证逆变器在孤岛运行和并网运行之间平滑切换从而降低对公共耦合点(pointofcommoncoupling，PCC)电压和电流冲击，是提高系统安全性和可靠性的关键技术之一。这种使微网在孤岛和并网两种模式之间平滑切换的技术就叫做无缝切换技术。0.2启动预同步控制，可以看到在0.28s左右，相位达到一致，且并网
qq_444975046·2024-01-28 10:03
上一页 15 16 17 18 19 20 21 22 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他