xilinx；第20页

[PCIE733]基于PCI Express总线架构的2路160MSPS AD采集、12路LVDS图像数据采集卡

该板卡遵循PCIExpress2.0规范，全高半长尺寸，板卡采用Xilinx的28nm高性能FPGA处理器XC7K325T作为主控制器，板卡ADC器件采用TI公司的ADC16DV160芯片，实现2路16bit

北京青翼科技·2023-06-08 08:28

国产FPGA选型指南：如何选择适合你的国产FPGA芯片？

FPGA自1985年由Xilinx的创始人之一RossFreeman发明后，全球90%的FPGA市场一直被国外厂家所占有，主要是这四家公司：Xilinx、Altera、Lattice、Microsemi

FPGA狂飙·2023-06-07 12:57

我为什么从硬件工程师变成了软件工程师

硬件方面的话，玩过嵌入式，比如最简单的51，STM32这些大众化的单片机；玩过FPGA，两大厂家Alter以及Xilinx都有过接触，也应用到项目中去，虽然对其了

我是嘻哈大哥·2023-06-07 00:45

Xilinx MPSOC kernel 离线编译

1.Petalinux中保留Linux和UBoot源代码缺省情况下，PetaLinux在编译完成后会删除源代码，以节省硬盘空间。在project-spec/meta-user/conf/petalinuxbsp.conf里，添加如下内容，可以保留Linux和UBoot源代码。RM_WORK_EXCLUDE+="linux-xlnx"RM_WORK_EXCLUDE+="u-boot-xlnx"2.取

风往北继续吹·2023-04-30 14:11

FPGA基于RIFFA实现PCIE采集ov5640图像传输，提供工程源码和QT上位机

vivado工程详解5、上板调试验证并演示6、福利：工程代码的获取1、前言PCIE是目前速率很高的外部板卡与CPU通信的方案之一，广泛应用于电脑主板与外部板卡的通讯，PCIE协议极其复杂，想要掌握不容易，所以Xilinx

9527华安·2023-04-21 07:38

2020.xilinx开发环境

xilinx平台软件使用参考博客1使用XilinxSDK1.1创建工程1.2加载裸机示例代码2petalinux编译内核2.1首先在使用petalinux创建工程并且编译内核2.2编译内核2.3配置内核

xhome516·2023-04-20 10:26

Vivado运行官方提供的tcl脚本

Xilinx官方提供了很多Demo工程，其中多数以tcl脚本的形式提供给我们，这就需要我们手动运行该tcl脚本，自动生成并编译官方Demo工程。

一只迷茫的小狗·2023-04-20 08:12

Xilinx 7 系列 serdes速度

目录一、各器件的速率一、各器件的速率High-speedinterfacesincluding:SerialATA,Aurora,1GEthernet,PCIExpress,OBSAI,CPRI,EPON,GPON,DisplayPort,andXAUI

江鸟的坚持·2023-04-19 21:00

ZYNQ 导出fsbl和设备树

##利用已经建立好的ip核综合和执行,然后生成比特流##file-->export-->exporthardware导出hdf文件##在xilinxsdk中新建一个applicationproject。

painterner·2023-04-19 10:45

bin(二进制)文件转coe(Coefficient)文件---bin2coe

用于初始化xilinxfpga块ram。首先在python环境中装bin2coepipinstallbin2coe然后进入

Bulc·2023-04-18 18:45

AMBA协议AXI-Lite（AXI-Lite从机代码板级验证）

IP三、IP核封装四、SOC搭建五、引脚约束六、软件设计七、测试过程总结前言在前一章中我们已经完成了从机接口模板代码的设计；在本篇中，我们将对设计的从机代码进行板级验证；一、环境验证FPGA选用Xilinx

PPRAM·2023-04-18 18:12

【FPGA-DSP】第六期：Black Box调用流程

实际操作流程1.1Verilog代码编写1.2systemgenerator操作1.2.1Blackbox模块1.2.2Simulink搭建2.Simulink模型优化SystemGenerator是一个Xilinx

༜黎明之光༜·2023-04-18 05:31

Verilog和VHDL的混合使用

Xilinx的Microblaze处理器就是一个这样的例子，其多数外设采用VHDL编写，需要集成进Verilog项目中。Xilinx的XST综合

FPGA技术联盟·2023-04-18 01:10

【AXU3EG】UltraScale+ MPSoC以及开发板介绍

Jia ming·2023-04-17 16:14

基于RISC-V指令集的CPU设计和FPGA实现（一）

概述实现该32位CPU为哈尔滨工业大学（深圳）大二小学期的实验，基于RISC-V的指令集架构和Xilinx开发板（XC7A100T-1FGG484C）开发的FPGA处理器。

巴浪·高斯·2023-04-17 01:35

Intel/Altera 系列FPGA简介

PS：目前国内XilinxZYNQ系列使用比例非常高，其实Altera当年对标ZYNQ产品ClcyoneV及ArriaV系列SoCFPGA设计的架构要比ZYNQ更加合理，但是

碎碎思·2023-04-17 00:42

EDA基础概念

EDA基础概念EDA和CADCAD工具EDA工具EDA技术实现目标可编程逻辑器件简称PLD发展历程FPGA简介CPLD简介FPGA和CPLD区别是否需要同时学习FPGA和CPLDXilinx（赛灵思）公司介绍

一只嵌入式爱好者·2023-04-17 00:41

SERDES关键技术总结

Xilinx公司的许多FPGA已经内置了一个或多个MGT（M

那么菜·2023-04-16 15:02

高速Serdes技术（FPGA领域应用）

目录引入一、Serdes（概念-历程）1、概念2、技术现状3、发展历程二、Serdes结构三、在FPGA领域中的运用四、Serdes跟Lvds的关系五、Xilinx有关serdes的文档六、参考文献引入回顾接口技术发展历史

千歌叹尽执夏·2023-04-16 15:31

基于FPGA的ADS1256讲解

［2］采用FPGA的方式适合与对速率要求较高的可编程环境，本设计使用Xilinx公司Spartan3E的F

酒后敲代码·2023-04-16 09:19

yolov3 darknet模型转换为DPU xmodel模型

一、个人电脑或服务器安装Vitis-AIdocker镜像参考github仓库Installation确保已经安装了docker环境，并安装docker镜像dockerpullxilinx/vitis-ai-cpu

杨崟1019·2023-04-15 18:55

FPGA学习(一)--架构和基本组成单元

目前在做FPGA移植加速CNN卷积神经网络Inference相关的学习，使用的是Xilinx公司的ZYNQ-7000系列的FPGA开发板，该博客为记录相关学习内容，如有问题欢迎指教。

小 K 同学·2023-04-15 10:01

Xilinx Aurora 64B/66B 协议板间传输数据

接口传输时序帧接口组帧方式:帧接口时序简单传输数据暂停传输时钟补偿式数据传输显示核心自动中断数据传输时，时钟补偿序列被发送。数据传输暂停时钟补偿数据接收帧式传输方式传输效率有两个因素影响极光64B/66B核心的传输效率:1.帧的大小。2.来自gearbox的数据无效请求，每32个user_clk(txusrclk2)周期后发生一次。GTX和GTH收发器中的gearbox需要定期暂停，以考虑时钟分频

庸医~·2023-04-15 05:42

xilinx vivado的五种仿真模式和区别

本文介绍一下Xilinx的开发软件vivado的仿真模式，vivado的仿真暂分为五种仿真模式。

一只迷茫的小狗·2023-04-14 05:17

Xilinx 7系列 FPGA CLB资源介绍

赛灵思7系列FPGACLB资源介绍———主要来源于官方技术手册ug474_7Series_CLB.pdfFPGA共有6大组成部分：1.可编程输入输出I/O单元；2.基本可编程逻辑单元CLB；3.嵌入式块RAM；4.丰富的布线资源；5.底层嵌入功能单元；6.内嵌专用硬核。CLB资源可以给FPGA构成查找表，分布式RAM，移位寄存器，算术函数专用高速进位逻辑，高效利用的复用器。1个CLB包含了两个Sl

ImageTechniques·2023-04-14 05:28

xilinx 7 series GT COMMON

大多数博客都介绍了gtpquad有四个channel和一个gtcommon资源，gtcommon中包含两个CPLL或者说就是pll0和pll1，gtcommon有两个专用的gtrefclk输入管脚，可以在gtcommon原语上配置pll0和pll1的输入源。理论上，a735t有4个gtpchannel，可以跑在2种线速率上，因为pll0和pll1可以分别配置。但我在应用一个pcieip和auror

同年纪_·2023-04-13 05:41

xilinx FPGA FIFO IP核的使用（VHDL&ISE）

1.新建工程和ip核文件下图显示了一个典型的写操作。拉高WR_EN，导致在WR_CLK的下一个上升边缘发生写入操作。因为FIFO未满，所以WR_ACK输出1，确认成功的写入操作。当只有一个附加的单词可以写入FIFO时，FIFO会拉高ALMOST_FULL标志。当ALMOST_FULL拉高之后，一个附加的写入将导致FIFO拉高FULL。当FULL拉高之后发生写入时，WR_ACK就会为0表示溢出。一旦

坚持每天写程序·2023-04-12 20:29

xilinx FPGA DDR3 IP核（VHDL&VIVADO）（用户接口）

本篇只讲用户接口不讲AIX4接口关于ddr3的介绍网上有很多，用通俗一点的语言来形容，就是fpga开发板里面的大容量存储单元，因为平时可能就直接用rom或者fifo就好了，但是资源是有限的，就可以用ddr来代替。其实ddr3跟ram很相似，就是有读写地址，然后可以读写相应的数据。然后最大的区别就是ddr3的ip核是分物理层和用户侧的，我们只需要应用用户侧的的引脚就好。下图是用户接口的示意图：正在上

坚持每天写程序·2023-04-12 20:21

GDB远程调试

两者通过网线连接step1:在开发板上启动gdbservergdbserver192.168.86.1:1234可执行程序参数step2:Host端GDB加载需要调试的程序，注意-g参数aarch64-xilinx-linux-gdb

zixiang_w·2023-04-12 17:53

学习记录-交叉编译环境的设置

xilinx交叉编译环境的设置（参考）#CheckforLD_LIBRARY_PATHbeingset,whichcanbreakSDKandgenerallyisabadpractice#http:/

zixiang_w·2023-04-12 17:23

学习记录-CmakeLists.txt

zixiang_w·2023-04-12 17:23

linux读取emmc命令,-03-PetaLinux通过eMMC方式启动【Xilinx-Petalinux学习】

前面说的我的硬件上有一颗eMMC的芯片，型号是MTFC4GACAJCN-4MIT，有4GB的容量。BOOT.bin的文件较小，只有不到3MB，但是image.ub的文件根据不同的需求，将来可能会越来越大，将它们都放在16MB的QSPIFlash上有点危险，而且下载起来也不太方便。所以准备将u-boot和kernel的存储位置分开，将包含u-boot的BOOT.bin烧录在QSPIFlash当中，将

weixin_39794130·2023-04-12 17:52

国产化复旦微电子 FMQL45T900 替代Xilinx ZYNQ ARM+FPGA 7045方案（评论区有联系方式）

FM4550国产化开发板功能接口--系统框图--对应参数-1.主要参数系统1：FPGA型号：FMQL45T900PS内核：四核ARMCortex-A7，主频800MHzPS端内存：1GBDDR3,数据速率1066Mbps，32bitPL端内存：1GBDDR3,数据速率1600Mbps，32bitGTX收发器：16X速度等级：对标进口-2芯片级别：工业级工作温度：-40℃-100℃逻辑单元数量：35

FPGA技术联盟·2023-04-11 19:35

记录一下如何直接修改zynq petalinux编译出来的rootfs.cpio.gz文件内容

xilinxzynqpetalinux默认编译打包出的SPIflash烧写启动文件是BOOT.BIN，然而每次需要修改rootfs内的文件时都要重新buildrootfs然后再package一次才能生成新的

lrmlrm·2023-04-11 17:03

三十年，FPGA架构演进史精讲

灵活应变是我们的核心Xilinx是FPGA和自适应SoC的发明者。我们高度灵活的可编程芯片由一系列先进的软件和工具提供支持，驱动着广泛的行业和应用的快速创新-从云到终端。

allfpga·2023-04-11 12:31

Xilinx的两款FPGA平台xdma和qdma

之前使用过xdma和qdma,但是未对其流程梳理，今天对其DMA操作流程梳理下，以备记录。首先说一下流式DMA映射和一致性DMA映射：流式DMA映射：缓冲区来自叫上层的比如，kmalloc,__get_free_pages等申请的，一般使用流式DMA映射，流式DMA映射大多进行cache的使无效或清楚操作，以解决cache的一致性问题，接口较为复杂。xmda使用流式dma映射：dma_map_si

知秋贺·2023-04-11 08:12

Xilinx ZYNQ 7000学习笔记三(qspi flash读写操作)

参考文献：Zynq-7000SoCTechnicalReferenceManual(UG585)-ch12Quad-SPIFlashController一、norFlash介绍zynq7000系列QSPIFlash控制器实现的是对norflash的操作，至于norflash的特点，这里在重复说明下：1）erase的最小单位是扇区，擦除后的flash所有位会被置成1。2）Program的基本单位是页

烂白菜的自述·2023-04-10 21:39

Xilinx vivado 常用IP核使用

目录1.Accumulator12.02.Aurora8B10B11.13.ClockingWizard3.1.时钟资源4.DividerGenerator5.15.FIFOGenerator13.26.ILA(IntegratedLogicAnalyzer)6.27.Multiplier12.08.BlockMemoryGenerator8.49.DistributedMemoryGenerat

Starry丶·2023-04-09 19:36

万字长文，详述TRIDENT: Poseidon 哈希算法的硬件加速与实现！

本文主要介绍了DatenLord团队在今年的Xilinx全球自适应计算挑战赛上获得BigDataAnalytics赛道一等奖的作品——TRIDENT:Poseidon哈希算法的硬件实现与加速。

达坦科技DatenLord·2023-04-09 14:07

Xilinx ISE/Vivado LabTools下载、安装、使用教程（独立的下载工具）

文章目录1.ISE/VivadoLabTools简介2.ISE14.7LabTools下载、安装3.Vivado2018.3LabTools下载、安装1.ISE/VivadoLabTools简介XilinxLabTools

whik1194·2023-04-09 09:15

MicroBlaze系列教程（8）：AXI_CAN的使用

文章目录@[toc]CAN总线概述AXI_CAN简介MicroBlaze硬件配置常用函数使用示例波形实测参考资料工程下载本文是XilinxMicroBlaze系列教程的第8篇文章。

whik1194·2023-04-09 09:14

Xilinx FPGA Multiboot设计与实现（Spartan-6和Kintex-7为例）

文章目录1.FPGA固件升级方案2.Golden镜像和Multiboot镜像简介3.ISE环境下实现（XC6SLX9）4.Vivado环境下实现（XC7K325T）5.Golden镜像Header分析6.参考资料7.示例工程ISE、Vivado、MicroBlaze系列教程1.FPGA固件升级方案FPGA的硬件可编程性给设计带来了很高的灵活性，基于FPGA的产品也会有更新或升级的需求，而且大多数情

whik1194·2023-04-09 09:14

紫光物联linux登录账号,黑金&紫光，共筑国产FPGA梦——PGL12G 开发板评测（软件篇）...

OK开始进入正题，作为一款国产的FPGA，肯定是有一个套新的环境，像是Xilinx的开发环境Vivado或者

孙伟莲·2023-04-08 07:55

TI C2000系列TMS320F2837xD开发板（DSP+FPGA）硬件规格参数说明书

它是基于TIC2000系列TMS320F2837xD双核C28x32位浮点DSP+紫光同创Logos/XilinxSpartan-6FPGA设计的开发板。

Tronlong创龙·2023-04-08 07:44

FPGA学习笔记-IP核-FIFO

Xilinx的FIFOIP核可以被配置为同步FIFO或异步FIFO，其信号框图如下图所示。从图中可以了解到，当被配置为同步FIFO时，只使用wr_clk,所有的输入输出信号都同

m0_71279156·2023-04-08 04:10

基于FPGA的时间数字转换(TDC)设计（五：基于Carry4的高精度TDC设计）

在XilinxFPGA开发中，实现抽头延迟线法有很多种，如使用IODELAY构建延迟进位链，此处将介绍基于Carry4进位链的TDC设计原理。

SDAU2005·2023-04-07 17:44

使用verilog实现基于FPGA的TDC设计

分别在xilinx和altera的FPGA上实现TDC，下面有实现截图和仿真验证截图；设计中使用到下述几个模块，包括FIFO，COUNT等，在xilinx下也使用到了一些原语等。

QQ_778132974·2023-04-07 17:01

归一大师·2023-04-07 01:02

计算机组成原理 xilinx ise 4位定点二进制模型,计算机组成原理作业讲解4章-答案...

《计算机组成原理作业讲解4章-答案》由会员分享，可在线阅读，更多相关《计算机组成原理作业讲解4章-答案(27页珍藏版)》请在人人文库网上搜索。1、11概述数字计算机的发展经过了哪几个代？各代的基本特征是什么？略。12你学习计算机知识后，准备做哪方面的应用？略。13试举一个你所熟悉的计算机应用例子。略。14计算机通常有哪些分类方法？你比较了解的有哪些类型的计算机？略。15计算机硬件系统的主要指标有哪

weixin_39793105·2023-04-06 06:09

XDMA ubuntu 16.04 64位驱动编译报错，缺少pci_enable_msix函数

我在ubuntu16.0464位系统下编译XDMA驱动“Xilinx_Answer_65444_Linux_Files”，报了一个错误。

疯狂的蕉尼基·2023-04-05 22:34

推荐频道

xilinx；