E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
xilinx；
Zynq入门基础实验一之Helloworld
一.实验平台我们采用的是自己设计的Zynq实验板，与
Xilinx
官方的Zedboard基本兼容。
yangzhiyuan0928
·
2020-07-06 10:37
ARM/Zynq7020
如何制作
Xilinx
的.coe文件
Xilinx
的Rom的初始化是一件很麻烦的事情，要导入Coe文件。alteral是mif和hex文件，有专门的软件可以生成。
雅可
·
2020-07-06 10:18
FPGA
VHDL
FPGA
matlab
coe
Zedboard移植USB无线网卡驱动心得
开发板:ZynqZedboard操作系统:Ubuntu12,04交叉编译器:arm-
Xilinx
-linux-gnueabigccWIFI模组:TP-LINKTL-WN725N2.0移
雅可
·
2020-07-06 10:17
USB网卡驱动
移植
zynq正确使用GPIO
The
Xilinx
GPIOcontrollerisa
iverson1991
·
2020-07-06 09:23
zedboard学习
zedboard
zedboard--zedboard学习小结
转载请注明：来自http://blog.csdn.net/xzyiverson平台简介Zynq可以认为是带处理器的FPGA，
xilinx
出了7010，7015，7
iverson1991
·
2020-07-06 09:23
zedboard学习
zedboard
zedboard--单独PL实验（四）
之前用altera的quartusII，用
xilinx
的软件有一些不习惯。
iverson1991
·
2020-07-06 09:22
zedboard学习
zedboard
zedboard--建立
Xilinx
交叉编译环境（二）
article/details/8097059和http://www.eefocus.com/nightseas/blog/12-10/287208_5ceaa.html1.安装ubuntu12.042.在
xilinx
wiki
iverson1991
·
2020-07-06 09:22
zedboard学习
zedboard
转载巧用FPGA中资源
【博客大赛】巧用FPGA中资源发布时间：2012-05-1520:00:17技术类别：CPLD/FPGA个人分类：
xilinx
FPGA随着FPGA的广泛应用，所含的资源也越来越丰富，从基本的逻辑单元、DSP
xuexiaokkk
·
2020-07-06 09:51
Spartan6 LX45上的(串口)UART+DDR3读写操作
XILINX
公司率先在FPGA芯片中集成了MCB硬核，它可以支持到DDR3，对于用户控制接口以通用FIFO的读写方式，代替复杂的ddr2读写逻辑。以sram的地址映射方式代替复杂的行列地址选择。
xuanwo11
·
2020-07-06 09:27
[转]ZC702与ZedBoard开发板的比较
赞助额0.1元起步，多少随意声明：本文只用于个人学习交流，若不慎造成侵权，请及时联系我，立即予以改正锋影email:
[email protected]
与ZedBoard开发板基本上是同期推出的
XILINX
ZYNQ
锋影Q
·
2020-07-06 09:20
操作系统平台
QNX
blackberry
OS_BSP
关于vivado无法启动SDK问题的解决
关于vivado无法启动SDK问题的解决ubuntu16.04安装Vivado2016.3无法启动SDK，在相应SDK的安装目录下：
Xilinx
/SDK/2016.3/eclipse/lnx64.o/eclipse.ini
坡后村
·
2020-07-06 08:12
FPGA
Linux 读写memory操作，devmem直接访问物理内存地址
2开发环境软件环境：ubuntu虚拟机、arm-
xilinx
交叉编译工具链硬件环境:ZYNQ70103内存地址说明基本上的内存物理地址都可以访问，但是如果需要ZYNQ
xhoufei2010
·
2020-07-06 08:34
Linux
基于
Xilinx
FPGA 的动态局部重配置（DPR）简介
据我所知到目前为止只有
xilinx
的FPGA支持动态局部重配置（DPR）。FPGA的重配置（也叫重构）分为全重构和局部重构，全重构是将整体bitstream文件download到FPGA中。
初心依旧在
·
2020-07-06 08:12
局部动态可重配置体会
可以说，
XILINX
近年来对局部动态可重配置（PartialDynamicReconfiguration）是越来越重视了。这主要体现在其局部动态可重配置的开发流程以及开发工具的更新速度上。
初心依旧在
·
2020-07-06 08:12
FPGA ISP
Xilinx
MIPI
FPGAISP
Xilinx
MIPI本人比较喜欢
Xilinx
家的东西，这里就讲一讲
Xilinx
家的MIPI方案。
搞FPGA开发的Tony老师
·
2020-07-06 08:02
FPGA
fpga/cpld
mipi
sony
详解FPGA上电配置过程时序图
Xilinx
FPGA的常用配置模式有主串模式、从串模式、SelectMAP模式等。FPGA和CPLD不同，上电后不能直接工作，而是需要一个配置过程。
EDA365????
·
2020-07-06 07:48
fpga
【Zynq学习笔记1】入手资料合集
HelloWordhttp://blog.csdn.net/luoqindong/article/details/429635652.petalinux2015.4版本安装说明：UG1144https://china.
xilinx
.com
钝钝_1010
·
2020-07-06 07:20
Zynq
XILINX
ZYNQ7100 的上电顺序
PSPower-On/OffPowerSupplySequencing建议的上电顺序为VCCPINT，然后是VCCPAUX和VCCPLL，然后PSVCCO提供（VCCO_MIO0，VCCO_MIO1和VCCO_DDR）以实现最小电流消耗并确保I/O上电时为3态。在上电序列中，要求将PS_POR_B输入置为GND。直到VCCPINT，VCCPAUX和VCCO_MIO0达到最低操作级别，才能确保PSe
_陌上花开___了吗
·
2020-07-06 07:59
FPGA
上电顺序
vivado----fpga硬件调试 (一)----mark_debug
无奈
xilinx
公司不再开发ISE，到14.7就结束了，以后的芯片只能用Vivado做设计了，只能用它了，现在已经更新到了2014.4版本，我现在用的是2013.4版本，开发板是zed
长弓的坚持
·
2020-07-06 07:05
FPGA开发
Xilinx
7系列FPGA介绍
2015年11月，
Xilinx
推出Spartan®-7FPGA系列赛灵思公司今天宣布为成本敏感型应用推出灵活的I/O密集型器件——Spartan®-7FPGA系列。
长弓的坚持
·
2020-07-06 07:33
FPGA开发
Matlab生成
Xilinx
Rom IP CORE的初始化内容coe文件
在进行FPGA设计时，经常要对rom模块进行初始化。ISE或QuartusII软件本身具备的初始化功能对于较小的rom是行之有效的，但面对大容量的rom时就显得捉襟见肘了。而matlab作为一神器，在这时就有了用武之地。使用它生成.coe或.mif文件，可以起到事半功倍的效果。生成.coe文件一、了解.coe文件的格式在ISE中，对rom进行初始化的文件是.coe文件。它的格式如下：memory_
长弓的坚持
·
2020-07-06 07:02
FPGA开发
为Zynq配置tcf以用于
xilinx
远程跨平台调试
简介使用
xilinx
的SDK可以方便的对zynq目标平台进行方便的调试，但是tcf工具包默认只能在petalinux的rootfs根文件系统下使用，而petalinux的rootfs根文件系统是经过高度裁剪的
wmdscjhdpy
·
2020-07-06 07:05
ZYNQ
嵌入式
嵌入式
内核
linux
利用ZYBO-Z7实验板完成摄像头画面读取
平台信息目标内核版本：Linuxversion4.19.0-
xilinx
-v2019.1(oe-user@oe-host)(gccversion8.2.0(GCC))#1SMPPREEMPTTueNov508
wmdscjhdpy
·
2020-07-06 07:04
ZYNQ
ZYNQ学习笔记（一）： uboot 编译
ZYNQ需用uboot来作为启动的引导下载地址：https://pan.baidu.com/s/1i5FwRGD提取码：2y661、下载地址：https://github.com/
Xilinx
/u-boot-xlnx2
wlxydx123
·
2020-07-06 07:03
ZYNQ学习
FPGA市场现状和未来趋势
一、FPGA简介FPGA（FieldProgrammableGateArray）于1985年由
xilinx
创始人之一RossFreeman发明，虽然有其他公司宣称自己最先发明可编程逻辑器件PLD，但是真正意义上的第一颗
whatday
·
2020-07-06 07:16
基于FPGA的PCIe接口设计---01_PCIe基本概念
第一篇：介绍PCIe的基本概念；第二篇：以
xilinx
提供的例程PIO为
meper
·
2020-07-06 06:10
FPGA
zedboard 配置一个带NFS文件系统的内核和开机自动挂载sd卡
一路上看着n多遍的官方文档和各路大神的文档，总算编译成功，把心酸记录一下，为以后自己的使用方便先把官方文档挂上http://www.wiki.
xilinx
.com/U-boothttp://www.wiki.
xilinx
.com
wejoncy
·
2020-07-06 06:26
zedboard
xilinx
的FFT IP核的使用手册及仿真结果，matlab仿真结果对比，适合初学者学习
1、FFT的IP核的信号分析clk：时钟信号，上升沿有效start：FFT的启动信号，高电平有效。当此信号变高时，开始输入数据，随后直接进行FFT转换操作和数据输出。一个STATRT脉冲，允许对一帧进行FFT转换。如果每N个时钟有一个START脉冲或者START始终为高，则都可以连续进行FFT。如果在最初的START前还没有fwd_inv_we、scale_sch_we信号，则START变高以后就
我是大马猴
·
2020-07-06 06:22
verilog
fpga
FIFO
IP
FFT
几乎所有的版本、期限最长功能最多的Vivado的license文件
INCREMENTVIVADO_HLS
xilinx
d2037.05permanentuncountedAF3E86892AA2VENDOR_STRING=License_Type:BoughtHOSTID
我是大马猴
·
2020-07-06 06:22
fpga
license
vivado
PCIe四通道光纤数据传输板PCIe-Fib-4Ch5G
板上集成一片
Xilinx
Virtex6FPGA用于传输控制。板卡能够通过PCIe总线与主机或其他PCI/PCIe设备通信。最高支持8xPCIeREV.2.0@5Gbps传输速率。
weixin_44862298
·
2020-07-06 06:38
Virtex
6
FPGA
PCIE
3GB/s
SFP光模块
最高5Gbps
超高速多通道信号采集板VPX6U-ADC-2Ch5G(ID012)
整板包括两片单通道5GspsADC（也可软件配置为双通道2.5Gsps或四通道1.25Gsps模式）、一片用于信号处理的高端
Xilinx
Virtex6系列FPGA以及一片TIC6678DSP，FPGA可支持最高
weixin_44862298
·
2020-07-06 06:37
VPX 6U高速信号处理板VPX6U-1DSP-C6678
VPX-1DSP-C6678板卡是一款6UOpenVPX标准信号处理板，一片用于信号处理的TI高端C6678DSP和
Xilinx
Virtex6系列FPGA，DSP可支持最大2GB的DDR3SDRAM，FPGA
weixin_44862298
·
2020-07-06 06:37
基于PCIe的通用信号处理板PCIe-KU040-FMC
PCIe-KU040-FMC板卡是一款PCIe标准的信号处理载板，板上采用1片
Xilinx
XCKU040FPGA。
weixin_44862298
·
2020-07-06 06:07
FPGA开发——Ethernet
基础知识1.1
Xilinx
官方参考资料xapp1026（LightWeightIPApplicationExamples）【LWIP协议栈】ug585/ch16GigabitEthernetController
flyaway_2019
·
2020-07-06 06:38
FPGA开发
使用Vivado将包含
Xilinx
IP的用户模块封装成网表文件（也适用不包含
Xilinx
IP的用户模块）
命令窗口中可以通过调用write_edif命令将用户自定义模块封装成.edf网表文件（类似ISE里的.ngc文件），但按照官方给出的参考用法生成的网表文件对自定义模块有种种限制，即待封装的模块不能含有
Xilinx
IP
AI浪潮下FPGA从业者
·
2020-07-06 05:37
FPGA基础
基于FPGA的图像拉普拉斯锐化处理
基于FPGA的图像拉普拉斯锐化处理AT7_
Xilinx
开发板（USB3.0+LVDS）资料共享腾讯链接：https://share.weiyun.com/5GQyKKc百度网盘链接：https://pan.baidu.com
Nuoson聪
·
2020-07-06 05:27
fpga
基于zynq的图像识别算法移植（二）
这一部分主要介绍一下VivadoHLS的开发流程学习HLS最好的参考资料还是
xilinx
官方的ug871和ug902，但
xilinx
的教程实在太长了，我也只是挑着看，等空下来了一定要细品一、HLS简介VivadoHLS
小Xuan
·
2020-07-06 05:11
zynq算法移植
Zynq UltraScale+ MPSoC EV系列VCU应用通路搭建
其中最主要的是给VCU部分提供时钟，下面说一下准备1、petalinux2、vivado3、官方demo进行学习，连接如下：https://
xilinx
-wiki.atlassian.net/wiki/
Donce Jiang
·
2020-07-06 05:58
zynq
ARM
ZCU106 VCU Linux驱动转裸机驱动篇（一）
本人的毕设上最好用裸机驱动VCU编解码，故应该把Linux驱动单独拿出来驱动，下面开始拿出来了哈哈准备1、vcu_ctrl_sw源码，这是上层控制VCU驱动的，可以直接编解码的，源码链接https://github.com/
Xilinx
Donce Jiang
·
2020-07-06 05:58
zynq
ARM
Xilinx
Vitis
HostApplicationTosetheenvironmentproperly,thehostapplicationneedstoinitializethestandardOpenCLstructures:targetplatform,devices,context,commandqueue,andprogram.OncetheOpenCLenvironmentisinitialized,th
weixin_43650221
·
2020-07-06 05:17
Vitis
xilinx
fpga 部分动态重配置（Partial Reconfiguration）设计实现
1.测试环境采用
xilinx
fpgaxc7vx690t，实现动态跑马灯，验证部分动态重配置（PartialReconfiguration）功能pm1：间隔1s闪动pm2：间隔4s闪动顶层文件：toppm_led
weixin_43189165
·
2020-07-06 04:17
Partial
Reconfiguration
xilinx
fpga
部分动态重配置
程序人生
经验分享
xilinx
reVISION 入门指南（简介）
文章目录一简介1thereVISIONsinglesensordesign2thereVISION8-streamVCU+CNNdesign（notavailable）二软件工具，环境搭建硬件软件一简介
Xilinx
Diesel8
·
2020-07-06 04:30
FPGA
ZYNQ | 资料推荐
关注、星标公众号，直达精彩内容来源：公众号【ZYNQ】ID：FreeZynq作者：李肖遥TheZynqBookZynq手册涵盖了
Xilinx
的
Xilinx
Zynq®-7000AllProgrammableSystemonChip
数字积木
·
2020-07-06 04:28
ZYNQ | 学习路线
ZYNQ系列是赛灵思公司(
Xilinx
)推出的行业第一个可扩展处理平台.通俗的说，zynq是一款
xilinx
的带有ARM核的FPGA芯片，构成了所谓的“全可编程soc”片上系统，潜在意思是单个硅芯片就可以用来实现整个系统的功能
数字积木
·
2020-07-06 04:28
Vivado SDK下生成DTS
参考
Xilinx
Wiki上的一篇教程http://www.wiki.
xilinx
.com/Build+Device+Tree+Blob，我们可以轻松创建需要的设备树。
Huskar_Liu
·
2020-07-06 04:28
vivado
zedboard第十一课（XADC）
官方文档[1].
Xilinx
UG480:7SeriesFPGAsandZynq-7000AllProgrammableSoCXADCDual12-Bit1MSPSAnalog-to-DigitalConverterUserGuide
Huskar_Liu
·
2020-07-06 04:57
vivado
[ZYNQ入门宝典]GTX高速口怎么玩(一)
GTX的概述高速接口本来就复杂，
Xilinx
的IP虽然方便，但定制化参数较多，需要去了解的知识很多，官方文档就四五百页。还好在大多数应用里我们都只是用了其皮毛。
ERROR:99
·
2020-07-06 03:20
ZYNQ学习系列
基于
Xilinx
FPGA XCZU6CG的ADAS辅助驾驶深度学习平台
主芯片型号：XCZU6CG-1FFVB1156E计算性能：峰值计算性能789.2GOPS(FPGA)+12000DMIPS（ARM每秒运算12亿条指令集）主要应用场景：深度学习视觉感知、深度学习激光雷达感知参数指标（简略版）：操作系统操作系统Linux主芯片型号XCZU6CG-1FFVB1156E配置Dual-coreARMCortex-A53MPCore,Dual-coreARMCortex-R
打怪升级ing
·
2020-07-06 03:48
深度学习
ADAS
深度学习
XCZU6CG
xilinx
基于
Xilinx
FPGA Zynq7020（ XA7Z020-1CLG484Q）的ADAS深度学习单板
主芯片型号：XA7Z020-1CLG484Q计算性能：峰值计算性能2.6GOPS(FPGA)+3335DMIPS（ARM每秒运算33.35亿条指令集）主要应用场景：深度学习视觉感知、深度学习激光雷达感知参数指标（简略版）：操作系统操作系统Linux主芯片型号XA7Z020-1CLG484Q配置Dual-coreARMCortex-A9MPCorewithCoreSight,667MHzLogicC
打怪升级ing
·
2020-07-06 03:48
ADAS
Vivado连不上JTAG解决方法
重新安装驱动及检测驱动是否安装好的方法如下：观察驱动是否安装好：在“设备管理器”中观察Jungo->WinDriver和Programmingcables->
Xilinx
USBCable是否都存在二个缺一个或者显示别的设备则说明驱动未安装好如何安装这两个驱动
蔣俠飛
·
2020-07-06 03:43
上一页
45
46
47
48
49
50
51
52
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他