E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
xilinx；
Modelsim/Queasim全自动化仿真脚本
Modelsim分为几个不同的版本：SE、PE、LE、OEM，其中SE是最高级的版本，而集成在Actel、Atmel、Altera、
Xilinx
及Lattice等FPGA厂商设计工具中的均是OEM版本，
R@
·
2020-07-14 05:15
modelsim
Xilinx
_Vivado_SDK_2019.1 安装详细教程
工欲善其事必先利其器，而你“器”都没有啊，赶紧，我们需要下载并安装一个Vivado软件，那么，就速度开始我们的
Xilinx
_Vivado_SDK_2019.1详细安装教程：1、首先是去官网下载Vivado
新芯时代
·
2020-07-14 05:51
Vivado
Xilinx
（K7）和CycloneV之间的光纤通信设置
Xilinx
（K7）和CycloneV之间的光纤通信设置本文为明德扬原创文章，转载请注明出处！
MDYFPGA
·
2020-07-14 05:46
Linux 下安装vivado2014.4
1.在里
xilinx
的官网下载vivado的linux版本的安装包,我下载的是2014.4版本的，tar.gz格式的2.直接使用指令tarxvzf文件名.tar.gz3进入你解压缩之后的文件夹然后执行sudo
LovingDuo
·
2020-07-14 05:00
Virtex6 GTX Transceiver简介
1.Virtex6GTXTransceiver简介 在
Xilinx
的Virtex6FPGA中，GTX作为一种低功耗的吉比特收发器，配置灵活，功能强大，并与FPGA内部的其他逻辑资源紧密联系，可用于实现多种高速接口
Upsame
·
2020-07-14 04:47
FPGA
Xilinx
ZYNQ平台下构建Linux + Xenomai实时操作系统
前言Xenomai是一种采用双内核机制的Linux内核的强实时扩展。由于Linux内核本身的实现方式和复杂度，使得Linux本身不能使用于强实时应用。在双内核技术下，存在一个支持强实时的微内核，它与Linux内核共同运行于硬件平台上，实时内核的优先级高于Linux内核，它负责处理系统的实时任务，而Linux则负责处理非实时任务，只有当实时内核不再有实时任务需要处理的时候，Linux内核才能得到运行
Huster-ty
·
2020-07-14 04:38
基于 FPAG
xilinx
vivado 仿真模式介绍
更多精彩内容，请微信搜索“FPGAer俱乐部”关注我们本文介绍一下
Xilinx
的开发软件Vivado的仿真模式，Vivado的仿真暂分为五种仿真模式。
FPGAerClub
·
2020-07-14 04:11
Vivado使用技巧（27）：RAM编写技巧
Xilinx
FPGA的内存接口具有如下特性：支持任意大小的深度和数据宽度（综合时会使用一个或多个RAM原语实现）；单端、伪双端
FPGADesigner
·
2020-07-14 04:11
FPGA
Vivado使用技巧（23）：综合运行与OOC
创建综合运行一个“运行（run）”是指定义和配置设计在综合过程中的各方面，包括：使用的
Xilinx
器件、应用的约束集、启动单个或多个综合的选项、控制综合引擎结果的选项。
FPGADesigner
·
2020-07-14 04:11
FPGA
Vivado
Synthesis
OOC
FPGADesigner《Vivado使用技巧系列》目录与传送门
文章内容和素材（图片、代码）大量参考了
Xilinx
官方文档，包括ug888到ug9xx和ug10xx的大量文档。
FPGADesigner
·
2020-07-14 04:10
dir
ZYNQ7000 Linux软件环境搭建与调试手册
VMware-player-14.1.1-7528167.exe2.linux系统ubuntu-17.10.1-desktop-amd64.isoZYNQ获取代码1.网址：http://www.wiki.
xilinx
.com
Doriswang84
·
2020-07-14 04:42
linux
【ARM杯】vivado 使用IP example design 加速IP验证
很多时候工程师使用
xilinx
IP却不知道如何调用，如何配置，如何测试和如何仿真，这里请充分使用
xilinx
vivado工具提供的exampledesign，以IP7系列的SERDES调用为例，我们可以在产生
harderandbetter
·
2020-07-14 03:10
verilog
ARM杯
Vivado开发过程中生成的主要文件
在
Xilinx
ISE中不同的操作都有不同的文件类型对应，例如综合、布局、布线、生成比特流等都会产生特定格式的文件，在vivado中也是一样，只不过在vivado中，文件的格式相比于ISE中更加同一。
长弓的坚持
·
2020-07-14 03:42
Vivado使用
Vivado中IP核的xci, xcix, .dcp文件的区别
早在2017年1月初，我们宣布
Xilinx
IP目录中的所有IP使用xci和xcix格式的文件，这已经不是什么新鲜事了，其实我们之前一直在说这是我们多年来的主要建议，这其中包括很多重要的原因，xci文件是一个
长弓的坚持
·
2020-07-14 03:42
FPGA开发
vivado2018.3安装流程
1,登录官方网站,找到需要下载的文件https://china.
xilinx
.com/support/download/index.html/content/
xilinx
/zh/downloadNav/
amierge
·
2020-07-14 03:59
fpga
zynq
2018.9.13
xilinx
PYNQ 驱动开发 --以sobel为例
79479208pynq官方文档：http://pynq.readthedocs.io/en/latest/python_environment.htmlpynqgithub开源项目：https://github.com/
xilinx
Kang.lee
·
2020-07-14 03:41
FPGA
pynq
Vivado生成edf文件
https://china.
xilinx
.com/support/answers/54074.html综合完成后会跳出个框框，选择opensynthesiswrite_edifmodule.edfwrite_verilog-modeportmodule_stub.v
weixin_30951231
·
2020-07-14 02:34
Petalinux：Yocto Settings设置使用local sstate，加速工程编译
流程1、首先从
xilinx
官网上下载sstate高速缓存：进入下载网址：
xilinx
-技术支持-下载-嵌入式开发下拉选择下载sstate高速缓存虽然有
和其光-同其尘
·
2020-07-14 02:26
Xilinx
petalinux
yocto
settings
sstate
Zynq----
Xilinx
SDK工程环境设置
①选择芯片型号，ps7_cortexa9是针对Zynq7000系列，psu_cortexa53是针对ZynqMp系列。②创建静态库工程的设置③库包含自己的h文件文件夹④软件工程包含库的h文件文件夹⑤软件工程包含链接库目录，并进行链接操作-L：添加库文件搜索目录-l：指定链接的库文件名称，名称不用写全名libAstro.a，只用写Astro即可。（多写也对）库的命名比较简单，第一个特点是所有的库以l
海歌也疯狂
·
2020-07-14 01:16
Xilinx
手把手教你安装vivado2015.4开发环境
//vivado2015.4安装教程//作者：紫菜蛋花汤//时间：2018.7.8//版本：V1准备工作：1.vivado2015.4安装包官方下载压缩包文件名：
Xilinx
_Vivado_SDK_2015.4
qq_27235303
·
2020-07-14 01:39
FPGA学习——
Xilinx
Vivado 实现led流水灯详解
FPGA学习——
Xilinx
Vivado实现led流水灯详解整个流程创建工程设计代码、编写功能RTL分析——引脚定义和绑定综合synthesis时序约束仿真设置并配置激励文件(中小等项目可跳过，直接在线调试毕竟仿真时间太久
jiufafeng
·
2020-07-14 01:51
fpga
fpga
Xilinx
1588驱动分析
最近看到
Xilinx
1588相关的驱动，简单的记录一下。从MPsoc平台的demo中，设备树相关的节点是这个样子的。
mr_xiaogui
·
2020-07-14 01:20
linux
vivado学习第一天led流水灯编程
*vivado学习第一天led流水灯编程IBUFGDS原语使用与全局时钟资源相关的原语常用的与全局时钟资源相关的
Xilinx
器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、
momo1354
·
2020-07-14 01:19
VIVADO
xilinx
vivado 百度云分享 vivado2019.1 2018.3 2018.2 2017.4
vivado2019.1sdx套件链接：https://pan.baidu.com/s/1ymRpUa2UYTFuafEChA0-ZQ提取码：cd4p复制这段内容后打开百度网盘手机App，操作更方便哦vivado2018.3sdx套件链接：https://pan.baidu.com/s/1Oj04NJA_vh4rcffPb9ySeg提取码：r6bn复制这段内容后打开百度网盘手机App，操作更方便哦
dayinzhao2777
·
2020-07-14 01:38
Xilinx
Vivado和SDK安装
vivado2015.2.1为例，先安装vivado2015.2，再安装vivado2015.2.1更新包，选下面两个都可以，看需求，选上sdk，按需选择，添加license，安装完后卸载烦人的xic，
xilinx
informationcenter
黑客三遍猪
·
2020-07-14 00:30
FPGA
Vivado ILA数据导出到matlab进行分析
1.将感兴趣的信号通过ILA抓取到，ILA使用具体见
xilinx
官网tutorial-programming-debugging.pdf文件2.修改显示格式：3.导出CSV文件：点击感兴趣的信号线，右键
电子战争
·
2020-07-14 00:13
FPGA在线调试方法
Vivado2015.4使用教程（一个完成工程的建立）
Vivado的功能真是太强大了，学习
Xilinx
准没错，把一个工程的完整流程整理出来，为自己以后看。
weixin_30512089
·
2020-07-14 00:30
一个简单的驱动开发例程——GPIO流水灯（vivado工程）
前言本例程基于
Xilinx
公司的zynq系列zedboard开发板。（其他芯片类似，只需简单修改）使用Vivado、XSDK与Petalinux工具。
和其光-同其尘
·
2020-07-14 00:54
Linux驱动
Xilinx
vivado下将rtl模块做成网表加入工程使用
xilinx
vivado提供IP封装的功能，但是不能提供加密，所以可行的办法是提供网表来供顶层使用。
allen_1iu
·
2020-07-14 00:09
FPGA
zedboard--qt在zedboard的运行（十四）
下载qt-everywhere-opensource-src-4.7.3.tar.gz，这里下载源码和
Xilinx
公司提供的Zynq的Qt配置文件qmake.conf，感谢别人的分享，这个的版本是4.7.3
iverson1991
·
2020-07-13 22:08
zedboard学习
zedboard
Vivado学习总结
2、综合就是将RTL级的设计描述转换成门级的描述，在该过程中，将对逻辑优化，并且映射到
Xilinx
器件原语（也称为技术映射）。
微光_2020
·
2020-07-13 21:11
2019.3.22 Ubuntu上
Xilinx
ARM交叉编译器安装 arm-
xilinx
-linux-gnueabi
Ubuntu上
Xilinx
ARM交叉编译器安装–参考:https://www.cnblogs.com/ylsm-kb/p/9034135.html1、Windows中下载交叉编译器，http://pan.baidu.com
Kang.lee
·
2020-07-13 19:52
FPGA
秒杀GPU方案，实时视频分析领域新突破
近日TeraDeep公司推出了行业突破性的图像识别和视频分析解决方案，除了该公司开发的一系列高级深度学习算法，其硬件平台采用的是合作伙伴Micron和
Xilinx
共同设计的AC-510加速器核心板卡和PCIe
weixin_34365417
·
2020-07-13 19:39
LUT与逻辑的联系
一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,
xilinx
的Spartan,Virtex系列等。
weixin_30484247
·
2020-07-13 17:49
Xilinx
+AWS F1+VP9带来30倍实时转码性能提升
文/Ant在上周圣何塞举行的XDF（
Xilinx
开发者论坛）上（视频回放https://www.
xilinx
.com/video/events/xdf-2018-silicon-valley-keynote.html
LiveVideoStack_
·
2020-07-13 16:12
Xilinx
FPGA的上电配置过程
Xilinx
FPGA的上电配置过程——进阶篇总结
Xilinx
FPGA的上电模式可以分为以下4类型：1.主模式2.从模式3.JTAG模式（调试模式）4.系统模式（多片配置模式）主模式典型的主模式都是加载片外非易失
bobuddy
·
2020-07-13 14:50
FPGA
FPGA的速度等级（speed grade）
1.对于
Xilinx
的CPLDs来说，值越小，速度越高；2.对于
Xilinx
FPGAs来说，值越大，速度越高。
宇宙379
·
2020-07-13 02:31
FPGA
LiveVideoStack线上分享第三季（十一）：
Xilinx
视频解决方案
Xilinx
平台以其强劲的计算力、独有的重新配置特性和VCU硬件编解码器，在视频领域有明显优势。
LiveVideoStack_
·
2020-07-12 23:15
7 series fpgas transceivers wizard ip核调用的一些说明
7seriesfpgastransceiverswizardip核配置（1）
xilinx
的7系列FPGA根据不同的器件类型，集成了GTP、GTX、GTH以及GTZ四种串行高速收发器，四种收发器主要区别是支持的线速率不同
yundanfengqing_nuc
·
2020-07-12 19:22
FPGA
硬件开发的EDA工具
EDA工具都在Linux平台上：如Synopsys、Cadence、SpringSoft等公司的EDA工具都在Linux平台上，在Windows平台只剩下FPGA工具如AlteraQuartusII與
Xilinx
ISE
yazhouren
·
2020-07-12 18:58
SoC
（五）Yocto更改源码的获取位置与git clone 地址
那我比如说，我想把内核和u-boot的源码拿出来编译的时候再放进去，或者说我们自己从meta-
xilinx
中定义的源码下载地址提前下载好源码，然后在指定配置文件中更改为
黎杨
·
2020-07-12 18:15
Yocto
(转载）
xilinx
FIFO的使用及各信号的讨论
FIFO的使用非常广泛，一般用于不同时钟域之间的数据传输，比如FIFO的一端是AD数据采集，另一端是计算机的PCI总线，假设其AD采集的速率为16位100KSPS，那么每秒的数据量为100K×16bit=1.6Mbps,而PCI总线的速度为33MHz，总线宽度32bit,其最大传输速率为33*32=1056Mbps,在两个不同的时钟域间就可以采用FIFO来作为数据缓冲。另外对于不同宽度的数据接口也
xuexiaokkk
·
2020-07-12 17:34
BRAM
Xilinx
7系列FPGA 高速收发器GTX/GTH的一些基本概念
所以单独写一篇基本概念的介绍，基于
Xilinx
7系列的GTX。需要说明，文本只是初步介绍基本概念，会尽量使用通俗浅显的描述而避免使用专业词汇，也只会描述一些基本的、常用的内容，不能保证全面型。
_陌上花开___了吗
·
2020-07-12 15:58
笔记
FPGA
Xilinx
RocketIO模块的介绍
摘要:在高速电路系统设计中，差分串行通信方式正在取代并行总线方式，以满足系统对高带宽数据通信的需求。RocketIO是Virtex2Pro以上系列FPGA中集成的专用高速串行数据收发模块，可用于实现吉比特的数据传输，适用于多种高速数据传输协议。依据实际工程应用需求，提出了基于RocketIO的高速串行数据传输系统解决方案，实现了每通道2.5Gb/s的传输速度。最后介绍了RocketIO在Auror
长弓的坚持
·
2020-07-12 15:48
总线
接口
协议
存储
7系列PCIe IP核用户手册（中文）
这是本人阅读和使用
Xilinx
PCIeIP核时，参照英文版的用户手册所做的笔记，内容很全，并加入了自己的理解。前言你好！
weixin_43354598
·
2020-07-12 13:26
技术文档
（转）FPGA从
Xilinx
的7系列学起（1）
FPGA进入到一个工艺越来越牛的境界，很多人在学习FPGA的时候还在墨守陈规的从Spartan3学起，还是在ISE开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的告诉了他们，现在工艺的变化，FPGA已经进入到了一个很不一般的境界。正是这个境界的变化，让FPGA这个不太大众的芯片终于开始逐步的替代了ASIC和ASSP。不要觉得FPGA的东西也是一成不变，不要觉得
宁为未央
·
2020-07-12 10:39
除了硬件开发者，赛灵思还想让更多软件从业人员拥抱 FPGA 技术
而作为FPGA技术的发明者以及全球最大的FPGA厂商，赛灵思（
XILINX
）在行业里也不断发力，动作频频。
weixin_34348111
·
2020-07-12 09:47
SerDes、RocketIO、GTX
GTX,GTP,GTH等都是SERDES，只是速率不一样，
XILINX
叫其不同的名字方便区分GTX由：serdes+LVDS+PLL+8b/10b编解码+绕解码组成，不仅是serdesSerDes：是串行
weixin_33997389
·
2020-07-12 08:43
浅谈人工智能芯片（一）-- 深度神经网络和NVidia GPU的崛起
这个系列连载会介绍人工智能芯片兴起的背景和现有主要玩家以及研究现状，主要包括NVidiaGPU、Google的TPU、Intel的Nervana、IBM的TreueNorth、微软的DPU和BrainWave、百度的XPU、
Xilinx
weixin_33770878
·
2020-07-12 07:06
xilinx
FIFO的使用及各信号的讨论
FIFO的使用非常广泛，一般用于不同时钟域之间的数据传输，比如FIFO的一端是AD数据采集，另一端是计算机的PCI总线，假设其AD采集的速率为16位100KSPS，那么每秒的数据量为100K×16bit=1.6Mbps,而PCI总线的速度为33MHz，总线宽度32bit,其最大传输速率为33*32=1056Mbps,在两个不同的时钟域间就可以采用FIFO来作为数据缓冲。另外对于不同宽度的数据接口也
Surenon
·
2020-07-12 06:27
上一页
42
43
44
45
46
47
48
49
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他