zynq7020

ZYNQ 串口持续触发 TX FIFO EMPTY中断 XUARTPS_IXR_TXEMPTY

TXFIFOEMPTY中断（XUARTPS_IXR_TXEMPTY）问题描述：产生原因：解决办法：1.ZYNQ串口持续触发TXFIFOEMPTY中断（XUARTPS_IXR_TXEMPTY）问题描述：ZYNQ7020
MystKevin·2021-04-16 15:22

#开源的ZYNQ+AD936X SDR软件无线电

开源的ZYNQ+AD936XSDR软件无线电基于ZYNQ+AD9363的开源SDR硬件1.硬件方案FPGA:ZYNQ7010/7020(ZYNQ7010和ZYNQ7020可以相互代换，如需更多硬件资源请使用
薛定谔的Chat·2020-12-08 12:17

zynq7020的ARM单片机编译与运行程序MTCNN

背景：FPGA的运行需要片上ARM的控制，所以需要针对片上ARM编写的源码并且需要片上ARM执行源码。目的：运用ARM编译MTCNN的代码，然后在ARM上运行。目录一、创建虚拟机二、虚拟机上编译通过程序2.1cmake的编写2.2运行2.3makefile可否单独对程序make三、交叉编译openCV四、运行简单的测试程序4.1连接ARM单片机4.2运行程序挂载SD卡拷贝opencv的lib入单片
祥瑞Coding·2020-08-24 17:43

Xilinx SDK程序Debug无法在main函数入口处停住解决

问题描述：采用的芯片是ZYNQ7020，设计好逻辑程序，导出hdf文件后在XilinxSDK中调试软件程序。采用Debug的方式，发现程序不能在main函数入口停下，且暂停程序时，程序跑飞。
隋边边·2020-08-22 21:29

Zynq7020 CAN总线调试

下面是我调试can总线的过程：1、在vivado设置io为can。2、在SDK里生成设备树，生成出来的can不需要修改。3、在uboot里的dts文件，查看can总线的io是否与在vivado上配置的一致，若不一致，则需要修改dts文件。4、进行内核配置。[*]Networkingsupport--->CANbussubsystemsupport--->CANDeviceDrivers--->Xi
smile_5me·2020-08-17 02:01

PYNQ-Z2入门（1） 初识+安装镜像+启动设备+连接网络

主芯片就是这块ZYNQ7020，官方给出的信息如下：双核ARM-A9（ARM部分）；可编程逻辑器件（FPGA部分）供电：供电可以用Micro-usb供电也可以用12V的DV圆头的电源适配器供电，通过选择跳帽来选择哪一个供电方式
第一个清晨_LU·2020-08-16 18:40

Zynq7020 busybox创建自己的文件系统

下载busybox：gitclonegit://git.busybox.net/busybox1、先清除编译出来的文件及配置文件：makedistclean2、配置busybox保存退出后，执行make编译3、执行makeinstall，会把文件系统生成在busybox源码根目录下的_install目录4、把交叉编译器里的arm-xilinx-linux-gnueabi/libc/lib里的内容，
smile_5me·2020-08-15 11:24

Zynq7020 去掉“Please press Enter to activate this console”以及软件开机启动的注意事项

这个应该不止适用于Zynq7020，其他的也是适用的。
smile_5me·2020-08-15 11:24

zynq7020 SD无法挂载EXT4文件系统

问题一：仔细观察错误类型unknown-block（0,0），如下图此问题，应该判定为设备树种关于bootargs="console=ttyPS0,115200init=/sbin/initroot=/dev/mmcblk0p2rootfstype=ext4rootwaitrwearlyprintk";linux,stdout-path="serial0:115200n8";有没有设置正确，通过此
奶爸程序员·2020-08-15 11:17

Zynq7020 ext4文件系统的配置

我之前的博客《Zynq7020busybox创建自己的文件系统》，这个博客创建的文件系统和这篇博客说的文件系统是两个概念，前者是在RAM里面跑的一个镜像，也就是说，这个镜像可以跑起来但是他是在内存里面跑的，因此无法修改里面的东西，比较蛋疼，而这篇博客的文件系统则是放在ext4的分区里，这样我们就可以存放或者说修改文件系统。之前的一篇博客《Zynq7020uboot启动参数修改》，因为我们的uboo
smile_5me·2020-08-15 10:42

Zynq7020 移植opencv

主要是考虑到项目后面若是需要使用opencv的库，那就可以直接使用，先准备着，有备无患。opencv移植到板子上的步骤如下：1、解压opencv压缩包，进入opencv的文件夹2、创建一个xilinx.cmake文件，将这个文件放在./platforms/linux下，主要是方便管理3、在xilinx.cmake文件里添加，如下：set(CMAKE_SYSTEM_NAMELinux)set(CMA
smile_5me·2020-08-08 21:30

Xilinx ZYNQ开发板资料共享

ZYNQ7010【ZYNQ】特权老师XilinxZYNQ资料【ZYNQ】黑金AX7010ZYNQ7015【ZYNQ】黑金XilinxZYNQ资料（7015）ZYNQ7020【ZYNQ】黑金AX7020【
碎碎思·2020-08-03 13:04

【JokerのZYNQ7020】PL_DDR。

软件环境：vivado2017.4硬件平台：XC7Z035工程建立好以后，IPcatalog里搜索mig，借用mig即MemoryInterfaceGenerator来操作PL端的DDR3。打开后如图。componentname改为ddr3。next以后什么也不做，保持默认。next以后，让选控制器类型，不用说，自然是DDR3SDRAM。next后，主要改动地方有三个，时钟、DDR型号、数据位宽都
Joker_是小王。·2020-07-29 10:54

zynq7020AMP（LINUX+裸机）核间中断 SGI

zynq7020的核间中断SGI手里有块7020的开发板想做zynq的核间中断的原始驱动力是最开始做amp的测试（一个核跑linux+一个核跑裸机）关于amp的实现方式赛灵思提供了ug1186即openampxapp1087
tccxy·2020-07-27 10:00

zynq7020不使用xSDK的简单开发

本文主要介绍如何在不使用sdk的情况下进行zynq7020的编程。本实验为点亮一盏LED灯，使用MIO0引脚。废话不多说，开始正题。本文使用正点原子启明星zynq7020开发板进行开发。
110本源·2020-07-15 01:54

zynq7000平台UIO驱动的使用

这几天因为一个项目用回了zynq7020平台，需要用到PL端的中断，所以考虑使用Linux下的uio驱动。
mr_xiaogui·2020-07-14 15:41

ZYNQ7020在linux下双串口之EMIO实现UART0 - ZYNQ7021学习

基于黑金的多以太网进行的多串口实验，这里主要讲UART0的EMIO引脚实现，略过很多细节，具体相关的步骤请参考我的另一篇双串口博客https://blog.csdn.net/yishuicanhong/article/details/80213158。配置ZYNQ核首先我们先双击ZYNQ核，修改UART0的引脚。如图添加约束文件添加引脚约束文件，注意：这里的UART0_rxd和UART0_txd要
逸璞丷昊·2020-07-06 10:50

ZYNQ7020在linux下UART0、UART1双串口的实现 - ZYNQ7021学习

基于黑金的多以太网进行的多串口实验，UART0和UART1都使用的是PS端的引脚，不需要进行引脚分配。首先我们先双击ZYNQ核勾选UART0的引脚如下图所示，其他配置均不用修改，点击OK完成。然后与正常的工程一样，点击RunImplementation-->产上Bit流文件-->硬件导出-->打开SDK。将design_1_wrapper_hw_platform_0文件拷贝到Linux系统下，用以
逸璞丷昊·2020-07-06 10:49

ZYNQ7020 FPGA FFT_IP核

FFT_IP核原理框图引脚定义：aclk：上升沿有效aclken：高电平时钟使能（可选）aresetn：Active-Low同步清除（可选，始终优先于aclken）。需要两个周期的最小有效脉冲。s_axis_config_tvalid：配置频道的TVALID。由外部主设备发出信号，表明它能够提供数据。s_axis_config_tready：TREADY作为配置通道。核心声明表示已准备好接受数据。
xiehang_0615·2020-07-06 09:36

基于Xilinx FPGA Zynq7020（ XA7Z020-1CLG484Q）的ADAS深度学习单板

主芯片型号：XA7Z020-1CLG484Q计算性能：峰值计算性能2.6GOPS(FPGA)+3335DMIPS（ARM每秒运算33.35亿条指令集）主要应用场景：深度学习视觉感知、深度学习激光雷达感知参数指标（简略版）：操作系统操作系统Linux主芯片型号XA7Z020-1CLG484Q配置Dual-coreARMCortex-A9MPCorewithCoreSight,667MHzLogicC
打怪升级ing·2020-07-06 03:48

GPIO的同步性约束

测试环境：ZYNQ7020的黑金开发板测试过程：代码：modulegpio_jitter_test(inputclk_osc,//50Moutputld_0,outputld_1,outputld_2)
Rddd·2020-07-06 03:58

zynq7020 vxWorks移植问题笔记：网卡无法ping通，phy无法识别

一、问题描述1.KSZ9031在vxWorks移植过程中无法被识别，网卡无法在vxWorks中显示且不能ping通2.网卡能在vxWorks显示后，无法ping通，打开驱动调试信息，报错hrespnotok二、解决办法1.phy识别：研究原理图，发现phy芯片连接方式计算的phy地址错误，改变后，phy能正确识别修改hwconf文件中网卡资源定义2.hrespnotok问题：由于vxWork启动后
Surest·2020-07-05 18:03

zynq7020 vxWorks 移植问题笔记：bootrom启动时间过长

一、现象描述将vxWorks6.9移植到zynq7020单板上时，将fsbl.elf启动文件与bootrom.elf文件混和生成BOOT.BIN,在fsbl文件中已将调试打印信息打开，BOOT.BIN放拷贝到
Surest·2020-07-05 18:31

Zynq7020 DMA裸板测试

最近做了有关DMA的裸机测试，在这记录一下我的测试方法。首先需要将逻辑给做好，用到的是DMA和DATAFIFO，做成一个回路，这样做的目的是比较待会的数据读写是否一致，然后编译得到bit文件，进去SDK。进到SDK之后创建helloword工程，修改uart的输出端口，确保待会测试的时候可以看到测试信号，然后在system.mss里面选择dma，在里面可以找到很多例子工程，我们选择如图的工程即可。
smile_5me·2020-07-05 12:57

Zynq7020 生成fsbl文件和bit文件

查询了Xilinx的数据手册，我们需要6个文件来进行，分别是：bit文件，dtb文件，fsbl文件，uboot文件，uImage文件，文件系统镜像文件。但是我在最后还差bit和fsbl这两个文件，不知如何生成，最终咨询了他们的FAE，这里记录一下。首先是bit文件，其实bit文件就是需要在fpga的硬件工程文件编译一下才能生成，刚开始我以为他会自动生成，晕死。至于fsbl文件，这个也不复杂，他是一
smile_5me·2020-07-05 12:57

Zynq7020 uboot启动参数修改

不知我的理解是否正确，因为我将uboot烧到qspi，默认是qspi启动的，所以系统默认会在qspi里寻找kernel，devicetree，filesystem，但我的需求是，我的uboot在qspi里，这3个文件放在SD卡或者emmc里，也就是说我在qspi跑起来uboot之后，想让他自动的去SD卡或者emmc找那3个文件。这里我成功了一种办法，但感觉应该还有其他的好办法，欢迎在底下留言交流。
smile_5me·2020-07-05 12:57

Zynq7020 Linux下的framebuffer的问题

Linux下的fb看上去其实不难，但是被各种坑给坑死，真的这里很想吐槽一下，xilinx可以说他们逻辑端做得不错，资料也很充分，但是arm端是真的是无语，首先资料少，其次各种坑爹操作。问了问他们的技术支持只会告诉你去跑个demo就可以。说实在的我看到别人的很多设计都是不使用arm端，不过也正常，你们这样的arm端要让arm工程师怎么开发。好了废话不多说，简单的说一下如何做framebuffer我们
smile_5me·2020-07-05 12:26

Zynq7020 添加自己的驱动到内核

最近写完了一个驱动，生成ko文件在板子上执行，没有问题之后就想着把驱动编译到内核里，总不可能每次都加载ko文件吧。具体添加方法如下。1、每个驱动文件夹下都会有个Kconfig的文件，这个文件就是你在menuconfig里看到那些选项的文件，我以一个HDMI驱动为例子，添加在最下方：configDRM_I2C_ADV7511tristate"AV7511encoder"dependsonOFsele
smile_5me·2020-07-05 12:26

Zynq7020 EMMC与SD卡之间的问题

我们的开发板是有一个EMMC和一个SD卡的，自带的uboot默认是从SD0启动，然而刚好我的EMMC就是在SD0上，但为了调试方便我希望在SD卡上启动，也就是在SD1上启动，这就存在了问题，我该如何修改才能实现此功能呢？从官网下载下来的源码都是从SD0启动的，那么我们首先要修改设备树，以我的为例子，我的设备树文件在u-boot-xlnx-master/arch/arm/dts/zynq-zc702
smile_5me·2020-07-05 12:26

Zynq7020 uboot复制文件

uboot里是无法像Linux一样cp一个文件的，这样一来升级就变得很麻烦，唯一的方法只能是将文件写入内存，再从内存读出，这里给出三条命令：fatls：查看分区里面的内容。其中mmc0:1表示第0个存储的第1个分区。fatlsmmc0:1fatload：将文件写到内存。其中mmc0:1表示第0个存储的第1个分区，0x04000000为内存起始地址，123.txt为输入文件。fatloadmmc0:
smile_5me·2020-07-05 12:25

Zynq7020 有关于vivado2017.4烧写qspi报错的解决办法

参考：https://www.xilinx.com/support/answers/70148.html******XilinxProgramFlash******ProgramFlashv2017.3(64-bit)****SWBuild2018833onWedOct419:58:22MDT2017**Copyright1986-2017Xilinx,Inc.AllRightsReserved.
smile_5me·2020-07-05 12:25

Zynq7020 在arm上跑hdmi驱动

在fpga上把裸板程序跑起来之后，就可以在arm里跑了，不知怎么搭建的话可以参考博客Zynq7020adi官方的hdmi搭建：https://blog.csdn.net/smile_5me/article/details/82494092然后我们需要创建bit文件，fsbl文件，uboot文件。将这三个文件烧到qspi里，详细的操作步骤可以参考我之前的博客，值得注意的是，必须为同一个版本，也就是说
smile_5me·2020-07-05 12:25

Zynq7020 ubuntu下开发（1）

继续使用Zynq做图像处理识别的开发，这几天刚装了系统:Ubuntu12.0432位的，Xilinx官网上貌似是没有支持Ubuntu，不过没事，然后在XilinxWiki上搞一下怎么配置开发环境，又装QEMU又装Petalinux的SDk，不过貌似暂时还不需要这个SDK，直接下个编译好的版本就好了。装QEMU的时候需要装一些支持包，然后就可以make了，全程按照文档就可以，没什么问题。然后主要是搞
huamingshen·2020-07-05 12:56

ZYNQ7020与PC机的UDP通信实现

由于实验室项目需求开始学习ZYNQ7000系列开发板，了解zunq的udp通信实现，开发板的自带学习资料有基于UDP的QSPIFlashbin文件网络烧写实验，该实验的基本原理如下:首先，在ZYNQ的ARM中基于LWIP库建立一个UDP，板卡通过网线与电脑连接。脑中通过网络调试助手以UDP模式与ZYNQ建立UDP连接。然后，通过络调试助手将BOOT.bin文件以二进制形式发送至ps端，并存储在ZY
蓝小胥·2020-07-05 08:43

zynq的uboot模式下TFTP更新bit、内核等文件

u-boot-xlnx-xilinx-v2018.3，可在https://github.com/Xilinx/u-boot-xlnx/tree/xilinx-v2018.3下载官方版本硬件为米联客MZ7XB，zynq7020
neufeifatonju·2020-07-05 01:35

【JokerのZYNQ7020】LINUX_ETHERNET_MTU_9K。

软件环境：vivado2017.4硬件平台：XC7Z035在上一篇的基础上，这篇主要说下LINUX这边巨型帧（JUMBOFRAME）9K的包怎么跑通。底图相对前一篇稍微做了点修改，加上了DMA的LOOP回环，倒不是因为ETHERNET_9K需要这样搞，而是为了后面做LINUX这边跑AXI_DMA时候，底图就不用做修改了而已，如果只想做ETHERNET_9K实验的话，DMA_LOOP那几个模块可以不
Joker_是小王。·2020-07-05 01:42

【JokerのZYNQ7020】UART。

软件环境：vivado2017.4硬件平台：XC7Z020内部结构大概如图所示，PL这边跟上节中断配置的基本一样，其实主要还是在SDK程序这边。Vivado2017.4CreateBlockDesign后，添加ZYNQ7Processingsystem，然后自动连接就行，Generatetheoutputproducts，CreateaHDLwrapper，GenerateBitstream，Ex
Joker_是小王。·2020-07-05 01:41

【JokerのZYNQ7020】UART不定长收发。

软件环境：vivado2017.4硬件平台：XC7Z020之前的【JokerのZYNQ7020】UART这篇文章，只是解决了zynq7020在sdk下串口的简单收发功能，当时就发现了一些问题，还专门用红字标出来了
Joker_是小王。·2020-07-05 01:41

【JokerのZYNQ7020】INTERRUPT(PL产生，PS处理)。

软件环境：vivado2017.4硬件平台：XC7Z020由图中可见，中断大体分为三类，包括SGI(软件中断)、PPI(私有中断)、SPI(共享中断)。每个CPU均有16个SGI(软件中断)，如下图。PPI(私有中断)中包含2个PL到CPU的快速中断，nFIQ，具体如下图。最后，SPI(共享中断)配置如下图，红圈处就是这次实验用的可由PL触发，PS处理的共享中断。哔哔完了开始建工程，Vivado2
Joker_是小王。·2020-07-05 01:41

ZYNQ UltraScale 双核裸跑 / 裸跑 + Linux

#2开发平台硬件平台：ZYNQ7020、ZYNQUltascale+MPSOCXCZU19EGF
Kuens·2020-07-05 00:19

玩转zynq7020之风速风向测量实战项目

本文是用米尔zynq7020开发板（Z-turnbroad）风速风向测量实战项目。
小人物r·2020-07-04 23:00

zynq7020开发板+ Z-turn调试计划

很荣幸能参加米尔zynq7020开发板试用活动。
小人物r·2020-07-04 23:28

玩转zynq7020开发板——PS利用AXI接口读取STLM75和XADC

有幸获得米尔Z-turnBoard试用体验，Z-turnBoard是采用xilinxzynq7020系列处理器设计的一款FPGA+ARM的嵌入式单板。下面分享我的试用笔记:PS利用AXI接口读取STLM75和XADC。由于Zturn的iic温度传感器接在PL上，所以利用AXI接口使用AXIIICIP。xilinx的AXIIIC的IP功能非常丰富，使用起来也比较复杂，这可能是大家都不愿意使用原因。一
bishen1574·2020-07-04 12:52

PYNQ板卡

PYNQ开发板的核心芯片是赛灵思公司的ZYNQ7020，该芯片由2个部分构成——PS和PL，上图为ZYNQ的系统结构图，通俗的理解是PS是嵌入式开发，PL是FPGA逻辑开发，两者可以独立操作，好处嘛，那就是在单芯片的基础上
果乐果香·2020-07-04 03:35

Zynq UltraScale+ ZCU102入门教程01-GPIO流水灯

0.前言—永远的流水灯之前玩过ZYNQ7020的板子，现在上手ZCU102；鉴于ZCU102的资料极少，仅可参考的教程只有官方文档，所以想写一系列教程，算是做个笔记，也为后来者提供参考。
狂奔的蜗牛210·2020-07-04 02:08

macb e000b000.ethernet :01 no PHY found 问题的解决方法

使用petalinux2017.1生成zynq7020的Linux镜像问题现象：1.uBoot中EthernetPHYrtl8211e工作正常，但是Linux启动后无法找到eth02.Linux系统启动时提示
qq_15270979·2020-07-04 01:55

Zynq7020主控板中Cache问题的解决

一、运行环境说明1、硬件环境数字信号处理板（主控板）以XilinxZynq7020作为处理器，有2路高速ADC信号输入，2路千兆以太网传输，每路网络传输速率约334Mbps。简化的硬件模型图如下：2、软件版本集成开发工具：Vivado2014.2U-boot：来自于xilinx的github，版本：u-boot-xlnx-xilinx-v2015.4Linux内核：来自于xilinx的github
板桥枫叶·2020-07-04 00:16

基于Zynq7020双千兆以太网的数字信号处理板设计

一、背景背景Xilinx公司在2010年发布了可扩展的处理器平台Zynq7000系列，它采用了28nm工艺，将FPGA与ARMcortexA9集成在一颗芯片上，实现了高性能、高集成度、低功耗。Zynq7000系列有多种芯片型号可供选择，主要差别在FPGA的规模、CoretexA9核的数量、管脚数量、成本等方面。在2013年，笔者所在公司需要开发一款嵌入式产品，其中的关键部件之一就是数字信号处理板。
板桥枫叶·2020-07-04 00:16

【JokerのZYNQ7020】AXI_ETHERNET_MTU_9K。

软件环境：vivado2017.4硬件平台：XC7Z035今天的关键词是jumboframe、mtu9k。具体说说是什么意思，在图像或者雷达进行实时、高速、大数据量传输时，普通的以太网接口（PS端，单帧小于1500B）就很难满足要求了，这时，启用巨型帧JumboFrame，单帧大小最大可以支持到9K，可以有效的提升带宽，使网络利用率大大提高。首先说下为什么PS端的千兆网口不行。如下图，外部网络数据
Joker_是小王。·2020-07-02 13:37

ZYNQ7020多网口不能工作在同一网段的问题与测试报告 - ZYNQ7021学习

测试环境ZYNQ7020的开发板上一共有五个以太网网口，分别给PL端网口配置了同网段的四个IP。
逸璞丷昊·2020-06-30 08:57
上一页 1 2 3 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他