smile_5me
smile_5me

Zynq7020 Linux下的framebuffer的问题

Linux下的fb看上去其实不难，但是被各种坑给坑死，真的这里很想吐槽一下，xilinx可以说他们逻辑端做得不错，资料也很充分，但是arm端是真的是无语，首先资料少，其次各种坑爹操作。问了问他们的技术支持只会告诉你去跑个demo就可以。说实在的我看到别人的很多设计都是不使用arm端，不过也正常，你们这样的arm端要让arm工程师怎么开发。

好了废话不多说，简单的说一下如何做framebuffer

我们现在使用的是vdma + vtc + video out 的组合来设计输出，根据需求创建好工程，然后在裸机上跑，详细的教程请看我之前的博客，切记，一定要通过裸机测试才可以。

vtc在裸机上的使用

vdma在裸机上的使用

只有通过测试才可以进行arm端，写好fb的驱动，然后加载，这里我就出现了问题，首先是报了这个错误：

xilinx-vdma 43000000.dma: Channel ef271e10 has errors 40, cdr 0 tdr 0

这个问题是中断的问题，其实我也不清楚是软件bug还是什么原因，但是中断号确实是冲突了，设备树为SDK生成的，这个真的不合逻辑吧，生成出来的东西还不让我们放心的用？好了，在设备树里将vdma的mm2s进行修改（当然这个中断号不是固定了，只是我用的是这个）：

interrupts = <0 58 4>;

修改完继续加载驱动，错误倒是没了一切正常，但是没看到任何输出信息。反复修改无任何作用。

fbdev->fb_virt = dma_alloc_coherent(&pdev->dev, PAG

你可能感兴趣的:(Xilinx,Zynq7020)

  • xilinx vivado PULLMODE 设置思路 坚持每天写程序 fpga开发
    1.xilinx引脚分类XilinxIO的分类：以XC7A100TFGG484为例，其引脚分类如下：1.UserIO(用户IO)：用户使用的普通IO1.1专用(Dedicated)IO：命名为IO_LXXY_#、IO_XX_#的引脚，有固定的特定用途，多为底层特定功能的直接实现，如差分对信号、关键控制信号等，不能随意变更。1.2多功能(Multi-Function)IO：命名为IO_LXXY_ZZ
  • Xilinx 7系列FPGA架构之器件配置（二） FPGA技术实战 FPGA器件架构XinxFPGA硬件设计fpga开发
    引言：本文我们介绍下7系列FPGA的配置接口，在进行硬件电路图设计时，这也是我们非常关心的内容，本文主要介绍配置模式的选择、配置管脚定义以及如何选择CFGBVS管脚电压及Bank14/15电压。1.概述Xilinx®7系列设备有五个配置接口。每个配置接口对应一个或多个配置模式和总线宽度，如表1所示。有关接口详细的时序信息，可以参阅相应的7系列FPGA数据手册。配置时序主要与FPGA配置时钟管脚CC
  • Xilinx 7系列FPGA架构之器件配置（一） FPGA技术实战 FPGA器件架构XinxFPGA硬件设计fpga开发
    引言：本系列博文描述7系列FPGA配置的技术参考。作为开篇，简要概述了7系列FPGA的配置方法和功能。随后的博文将对每种配置方法和功能进行更详细的描述。本文描述的配置方法和功能适用于所有7系列家族器件，只有少数例外。1.概述Xilinx®7系列FPGA通过将特定于应用程序的配置数据（位流）加载到内存中进行配置。7系列FPGA可以主动从外部非易失性存储设备加载，也可以通过外部智能源（如微处理器、DS
  • 如何设计实现完成一个FPGA项目 芯作者 D1：verilog设计D1：VHDL设计fpga开发
    设计并完成一个FPGA项目是一个复杂但非常有价值的工程任务。以下是一个详细的步骤指南，帮助你从零开始完成一个FPGA项目。1.项目定义与需求分析确定项目目标：明确项目要实现的功能和性能指标。需求分析：列出所有功能需求、性能需求、接口需求等。可行性分析：评估技术可行性、成本和时间预算。2.硬件选择FPGA芯片选择：根据项目需求选择合适的FPGA芯片（如Xilinx、Intel/Altera、Latt
  • 在Xilinx FPGA上快速实现 JESD204B 长弓的坚持 总线接口协议存储
    简介JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，该标准的B修订版支持高达12.5Gbps串行数据速率，并可确保JESD204链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升，JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/C
  • FPGA时序分析 远行者223 FPGAleariningfpga开发
    FPGA时序分析1.1亚稳态FPGA中亚稳态【Tsu建立时间】【Th保持时间】【Tmet决断时间】【recovery恢复时间】【removal移除时间】1.2跨时钟域分析CDC跨时钟域处理及相应的时序约束【set_clock_groups】【set_max_delay】1.3全局复位Xilinx全局复位要点1.4数制与进制原码、反码、补码补码对于有符号负数是先取反再加一，勿弄反典型例题展示
  • FPGA随记——OSERDESE2和IERDESE2 一口一口吃成大V FPGA随记fpga开发
    http://t.csdnimg.cn/yNvxf---看这个篇吧这个挺好的OSERDESE2模块要求复位信号高电平有效，并且需要将异步复位信号同步到串行时钟域。除了用原语调用，还可以用HighSpeedSelectIOWizard这个IP进行调用针对具体selectIO这个IP的使用和介绍，参考这个文档：XilinxSelectIOIP使用说明(一)_selectiobitslip-CSDN博客
  • 用VCS直接仿真vivado工程 啊节奏不对 vcs仿真fpga开发risc-v嵌入式硬件
    用VCS直接仿真vivado工程前言编译vcs仿真库simulation设置RunSimulation写Makefile执行脚本，运行vcs仿真前言在日常搬砖过程中，在ICdesign进行fpga原型验证时，在上fpga测试之前，往往需要对vivado工程进行仿真，而vivado工程中可能存在较多的xilinxip或者blockdesign，直接使用vivado仿真，速度难以接收。如果使用vcs进
  • Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现 2401_84185145 程序员fpga开发
    理论上，FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7，即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么？2、RTL分析（RTLanalysis）一般来讲，通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件，RTL分析这一步就是将HDL语言转化成逻辑电路图的过程。比如HDL语言描
  • 记录ssh连接失败问题 星星-点灯 ssh运维
    案发现场一个xilinx芯片的板卡，跑的ubuntu系统，SD卡启动，在原本的板卡上启动运行一切正常。换了一个新的板卡之后网络通信都正常，但是唯独ssh连接失败。新的板卡换了emmc,网卡phy芯片型号。问题原因猜测完全一样的镜像原硬件上可以跑，新板子不行，那一定是硬件的什么改动导致的这个问题出现，而不是一个软件问题。做过的排查尝试1.ping测试先用ping命令测试网路联通性，互相ping都正常
  • Xilinx高速接口之GTX momo5234 #FPGA高速接口资源fpga开发
    简介开坑计划中，主要参考ug475主要讲解结构以及原语以及时钟路由和一些其他的如果不更新就把这篇删了就介
  • pcie debug web portal 斐非韭 fpga开发
    https://xilinx.github.io/pcie-debug-kmap/pciedebug/build/html/docs/PCIe_Debug_General_Techniques/index.html34536-XilinxSolutionCenterforPCIExpresshttps://support.xilinx.com/s/article/34536?language=en
  • 产品推荐 | 基于VU13P FPGA的4路FMC接口基带信号处理平台 迪普微社区 产品推荐fpga开发信号处理fpga图像处理无线电FMC
    一、产品概述TES641是一款基于VirtexUltraScale+系列FPGA的高性能4路FMC接口基带信号处理平台，该平台采用1片Xilinx的VirtexUltraScale+系列FPGAXCVU13P作为信号实时处理单元，该板卡具有4个FMC子卡接口（其中有2个为FMC+接口），各个节点之间通过高速串行总线进行互联，该FPGA支持最大32Gbps的高速串行总线，适用于100G以太网、JES
  • XILINX AXI总线 热爱学习地派大星 网络fpga开发fpga嵌入式硬件
    简介本文主要针对XILINX使用的AXILite总线对寄存器读写的使用，首先对AXI总线做详细介绍AXI总线AXI是一种总线协议，可以挂在多个master和slave，AXI总线包括3中类型接口，介绍如下：AXI4：（Forhigh-performancememory-mappedrequirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输；A
  • 6U VPX总线架构：搭载飞腾D2000/FT2000 + FPGA-K7(赛灵思) 未来通信-国产化板卡及设备定制 fpga开发信息与通信国产化飞腾处理器
    "CPU+FPGA"结构是指一种结合了中央处理器（CPU）和现场可编程门阵列（FPGA）的系统架构。这种架构利用了CPU的通用计算能力和FPGA的并行处理能力，可以提供高效能、低延迟和高灵活性的计算平台。K7是Xilinx7系列FPGA中的一个系列，这个系列的FPGA提供了高性能和低功耗的特点，非常适合于各种应用，包括通信、航空航天与国防、汽车、工业、科学计算等领域。Kintex-7FPGA的一些
  • 【xilinx】解决vivado中 I/O 时钟布局器错误 神仙约架 xilinxfpga开发时钟vivado时钟布局
    典型时钟AMD设备上的典型时钟电路结构如下：输入端口(IBUF)→BUFG→FDCE/C如果使用MMCM或PLL修改时钟，则其结构如下：输入端口(IBUF)→BUFG→MMCM/PLL→BUFG→FDCE/C对于GT时钟，其结构如下：GT_QUAD→BUFG_GT→FDCE/CI/O时钟布局阶段可能会发生错误，表明该工具无法放置时钟结构直到最后一个BUFG。分析发生这种情况的原因可能有多种：时钟结
  • 超详细的 Vivado 2021.1 安装教程（适合新手） shuai_258 Vivado2021.1c++人工智能fpga开发
    Vivado是Xilinx推出的FPGA和SoC设计工具。对于新手来说，安装和配置Vivado可能有些复杂，因此本文将详细讲解每一个步骤，并介绍如何免费激活Vivado。1.系统要求确保你的电脑满足以下要求：操作系统：Windows：Windows1064-bitLinux：CentOS7.x/8.x,RedHat7.x/8.x,Ubuntu18.04/20.04内存：16GB（最低8GB）硬盘空
  • FPGA工程师成长路线（持续更新ing，欢迎补充） 白开水不甜 fpga开发
    一、开发能力1、FPGA基础知识（1）数电基础知识逻辑门锁存器触发器进制码制状态机竞争与冒险verilog语法（2）FPGA片上资源可配置逻辑块嵌入式块RAM时钟管理资源可编程输入输出单元（IOB）丰富的布线资源底层内嵌功能单元（DLL、PLL、DSP）内嵌专用硬核（专用乘法器、SERDES等）（3）FPGA开发流程（4）FPGA产业现状国外三巨头占领全球90%的市场，分别是Xilinx、Inte
  • 【vivado】fpga时钟信号引入 刘小适 日拱一卒XilinxSoCFPGAfpga开发
    FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。一、从专用的MRCC/SRCC时钟引脚引入对于XilinxFPGA来说必须使用片上的MRCC或者SRCC引脚来把外部时钟信号引入FPGA、添加相关的时钟约束，然后再在FPGA上使用这些引入的时钟。二、从其他IO引入外部时钟如果设计
  • FPGA-AXI4总线介绍 北纬二六 AXI协议学习fpga开发
    下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
  • xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1 小 阿 飞 fpga开发
    参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2相比占用fpga资源更少；可以选择有符号或者无符号
  • 除法器 c语言 模拟,用Vivado-HLS实现低latency除法器 小小羊羊羊 除法器c语言模拟
    GeorgeWang–XilinxDSPSpecialist1VivadoHLS简介XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA。将DSP算法快速转到RTLFPGA实现将C至RTL时间缩短4倍基于C语言的验证时间缩短100倍RTL仿
  • xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE） 坚持每天写程序 xilinxfpgaip核使用例程（VHDL）FPGAVHDLISEfpga开发
    目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
  • 数字信号处理基础----xilinx除法器IP使用 black_pigeon FPGA数字信号处理数字信号处理基础补码
    前言在进行数字信号处理的时候，计算是必不可少的，通常情况下，能够不用乘法器和除法器就不用乘除法器，可以采用移位和加减法的方式来完成计算。但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。若直接在verilog代码中使用了乘法或者除法，其实最终对应到电路中，要么是采用大量的blockram来实现，要么是占用DSP资源。这种情
  • xilinx除法器的使用 爱漂流的易子 xilinx的各类ip的使用fpga开发
    平台：Vivado2018.3.芯片：xcku115-flva1517-2-i(active)最近学习使用了xilinx除法器，在使用过程中出现了很多次除法器的结果和我预计的结果不一致，特此记录学习一下。参考文件：pg151.下载地址pg151-div-gen.pdf•查看器•AMD自适应计算文档门户(xilinx.com)IP配置说明Xilinx除法器拥有三种模式Radix2：Theimplem
  • 硬件加速OpenCV的图像处理方法研究 Jason_儿
    摘要：研究了一种基于VivadoHLS加速OpenCV程序的方法，其核心是利用Xilinx高层次综合工具VivadoHLS，将C++编写的OpenCV程序按照VivadoHLS处理规范进行修改，进而将代码转换为硬件描述语言，可快速生成IP核。结合XilinxZynqSoC架构和其视频图像处理方面的优势，通过软硬件协同的方法，实现OpenCV程序算法向高性能处理平台ZynqSoC系统的移植和加速。该
  • FPGA时钟资源与设计方法——IO延迟约束（Vivado） CWNULT fpga开发
    目录1I/O延迟约束简介2IO约束指令3输入延迟（InputDelay）4输出延迟（OutputDelay）1I/O延迟约束简介Vivado对整个工程的时序进行分析时，只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA管脚外部的输入输
  • Xilinx（AMD） 7系列FPGA配置引脚说明 CWNULT 加载配置篇fpga开发
    xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。PinNameBanktypeDirectionDescriptionCFGBVS0dedicatedIBank0电压选择，当Bank0电压为2.5v/3.3v时该引脚上拉到VCCO_0，如果Bank0工作于1.8V该引脚下拉接地。对于只能工作于1.8V的器件，该引脚不适用。（公用控制引脚）实际设计中：
  • VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信 hexiaoyan827 fpga开发VPX信号处理卡信号处理无线电通信领域固态硬盘存储
    一、概述本板卡基于标准6UVPX架构，为通用高性能信号处理平台，系我公司自主研发。板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。XC7A200T负责管理板卡的上电时序，时钟配置，系统及模块复位,程序重配等。为您提供了丰富的运算资源。如图1所示：
  • 平时积累的FPGA知识点（9） 徐丹FPGA之路 FPGAfpga开发笔记
    平时在FPGA群聊等积累的FPGA知识点，第9期：31ldpc的license是什么？解释：Xilinx公司的ZynqUltraScale+RFSoC系列芯片进行项目开发，在某些芯片型号中，自身带有SD-FEC硬核资源，具体查询方式，可在Xilinx官方网站检索DS889手册。SD-FEC集成块硬核资料可在Xilinx网站下载，PG256便是该IP产品手册。这个SD-FECIP核的license需
  • apache ftpserver-CentOS config gengzg apache
    <server xmlns="http://mina.apache.org/ftpserver/spring/v1" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation=" http://mina.apache.o
  • 优化MySQL数据库性能的八种方法 AILIKES sqlmysql
    1、选取最适用的字段属性 　　MySQL可以很好的支持大数据量的存取，但是一般说来，数据库中的表越小，在它上面执行的查询也就会越快。因此，在创建表的时候，为了获得更好的 性能，我们可以将表中字段的宽度设得尽可能小。例如，在定义邮政编码这个字段时，如果将其设置为CHAR(255),显然给数据库增加了不必要的空间，甚至使用VARCHAR这种类型也是多余的，因为CHAR(6)就可以很
  • JeeSite 企业信息化快速开发平台 Kai_Ge JeeSite
    JeeSite 企业信息化快速开发平台 平台简介 JeeSite是基于多个优秀的开源项目，高度整合封装而成的高效，高性能，强安全性的开源Java EE快速开发平台。 JeeSite本身是以Spring Framework为核心容器，Spring MVC为模型视图控制器，MyBatis为数据访问层， Apache Shiro为权限授权层，Ehcahe对常用数据进行缓存，Activit为工作流
  • 通过Spring Mail Api发送邮件 120153216 邮件main
    原文地址：http://www.open-open.com/lib/view/open1346857871615.html 使用Java Mail API来发送邮件也很容易实现，但是最近公司一个同事封装的邮件API实在让我无法接受，于是便打算改用Spring Mail API来发送邮件，顺便记录下这篇文章。 【Spring Mail API】 Spring Mail API都在org.spri
  • Pysvn 程序员使用指南 2002wmj SVN
    源文件:http://ju.outofmemory.cn/entry/35762 这是一篇关于pysvn模块的指南. 完整和详细的API请参考 http://pysvn.tigris.org/docs/pysvn_prog_ref.html. pysvn是操作Subversion版本控制的Python接口模块. 这个API接口可以管理一个工作副本, 查询档案库, 和同步两个. 该
  • 在SQLSERVER中查找被阻塞和正在被阻塞的SQL 357029540 SQL Server
    SELECT  R.session_id AS BlockedSessionID ,          S.session_id AS BlockingSessionID ,          Q1.text AS Block
  • Intent 常用的用法备忘 7454103 .netandroidGoogleBlogF#
    Intent     应该算是Android中特有的东西。你可以在Intent中指定程序 要执行的动作（比如：view,edit,dial），以及程序执行到该动作时所需要的资料 。都指定好后，只要调用startActivity()，Android系统 会自动寻找最符合你指定要求的应用 程序，并执行该程序。 下面列出几种Intent 的用法 显示网页:
  • Spring定时器时间配置 adminjun spring时间配置定时器
    红圈中的值由6个数字组成，中间用空格分隔。第一个数字表示定时任务执行时间的秒，第二个数字表示分钟，第三个数字表示小时，后面三个数字表示日，月，年，< xmlnamespace prefix ="o" ns ="urn:schemas-microsoft-com:office:office" /> 测试的时候，由于是每天定时执行，所以后面三个数
  • POJ 2421 Constructing Roads 最小生成树 aijuans 最小生成树
    来源：http://poj.org/problem?id=2421 题意：还是给你n个点，然后求最小生成树。特殊之处在于有一些点之间已经连上了边。 思路：对于已经有边的点，特殊标记一下，加边的时候把这些边的权值赋值为0即可。这样就可以既保证这些边一定存在，又保证了所求的结果正确。 代码： #include <iostream> #include <cstdio>
  • 重构笔记——提取方法（Extract Method） ayaoxinchao java重构提炼函数局部变量提取方法
    提取方法（Extract Method）是最常用的重构手法之一。当看到一个方法过长或者方法很难让人理解其意图的时候，这时候就可以用提取方法这种重构手法。   下面是我学习这个重构手法的笔记：   提取方法看起来好像仅仅是将被提取方法中的一段代码，放到目标方法中。其实，当方法足够复杂的时候，提取方法也会变得复杂。当然，如果提取方法这种重构手法无法进行时，就可能需要选择其他
  • 为UILabel添加点击事件 bewithme UILabel
        默认情况下UILabel是不支持点击事件的，网上查了查居然没有一个是完整的答案，现在我提供一个完整的代码。   UILabel *l = [[UILabel alloc] initWithFrame:CGRectMake(60, 0, listV.frame.size.width - 60, listV.frame.size.height)]
  • NoSQL数据库之Redis数据库管理(PHP-REDIS实例) bijian1013 redis数据库NoSQL
    一.redis.php <?php //实例化 $redis = new Redis(); //连接服务器 $redis->connect("localhost"); //授权 $redis->auth("lamplijie"); //相关操
  • SecureCRT使用备注 bingyingao secureCRT每页行数
    SecureCRT日志和卷屏行数设置 一、使用securecrt时，设置自动日志记录功能。 1、在C:\Program Files\SecureCRT\下新建一个文件夹(也就是你的CRT可执行文件的路径），命名为Logs； 2、点击Options -> Global Options -> Default Session -> Edite Default Sett
  • 【Scala九】Scala核心三：泛型 bit1129 scala
    泛型类 package spark.examples.scala.generics class GenericClass[K, V](val k: K, val v: V) { def print() { println(k + "," + v) } } object GenericClass { def main(args: Arr
  • 素数与音乐 bookjovi 素数数学haskell
        由于一直在看haskell，不可避免的接触到了很多数学知识，其中数论最多，如素数，斐波那契数列等，很多在学生时代无法理解的数学现在似乎也能领悟到那么一点。     闲暇之余，从图书馆找了<<The music of primes>>和<<世界数学通史>>读了几遍。其中素数的音乐这本书与软件界熟知的&l
  • Java-Collections Framework学习与总结-IdentityHashMap BrokenDreams Collections
            这篇总结一下java.util.IdentityHashMap。从类名上可以猜到，这个类本质应该还是一个散列表，只是前面有Identity修饰，是一种特殊的HashMap。         简单的说，IdentityHashMap和HashM
  • 读《研磨设计模式》-代码笔记-享元模式-Flyweight bylijinnan java设计模式
    声明： 本文只为方便我个人查阅和理解，详细的分析以及源代码请移步 原作者的博客http://chjavach.iteye.com/ import java.util.ArrayList; import java.util.Collection; import java.util.HashMap; import java.util.List; import java
  • PS人像润饰&调色教程集锦 cherishLC PS
      1、仿制图章沿轮廓润饰——柔化图像，凸显轮廓 http://www.howzhi.com/course/retouching/   新建一个透明图层，使用仿制图章不断Alt+鼠标左键选点，设置透明度为21%，大小为修饰区域的1/3左右（比如胳膊宽度的1/3），再沿纹理方向（比如胳膊方向）进行修饰。   所有修饰完成后，对该润饰图层添加噪声，噪声大小应该和
  • 更新多个字段的UPDATE语句 crabdave update
    更新多个字段的UPDATE语句                    update tableA a set (a.v1, a.v2, a.v3, a.v4) = --使用括号确定更新的字段范围
  • hive实例讲解实现in和not in子句 daizj hivenot inin
    本文转自：http://www.cnblogs.com/ggjucheng/archive/2013/01/03/2842855.html 当前hive不支持 in或not in 中包含查询子句的语法，所以只能通过left join实现。 假设有一个登陆表login(当天登陆记录,只有一个uid),和一个用户注册表regusers(当天注册用户，字段只有一个uid)，这两个表都包含
  • 一道24点的10+种非人类解法（2,3,10,10） dsjt 算法
    这是人类算24点的方法？！！！ 事件缘由：今天晚上突然看到一条24点状态，当时惊为天人，这NM叫人啊？以下是那条状态 朱明西 : 24点，算2 3 10 10，我LX炮狗等面对四张牌痛不欲生，结果跑跑同学扫了一眼说，算出来了，2的10次方减10的3次方。。我草这是人类的算24点啊。。 然后么。。。我就在深夜很得瑟的问室友求室友算 刚出完题，文哥的暴走之旅开始了 5秒后
  • 关于YII的菜单插件 CMenu和面包末breadcrumbs路径管理插件的一些使用问题 dcj3sjt126com yiiframework
    在使用 YIi的路径管理工具时，发现了一个问题。                    <?php         
  • 对象与关系之间的矛盾：“阻抗失配”效应[转] come_for_dream 对象
    概述   “阻抗失配”这一词组通常用来描述面向对象应用向传统的关系数据库（RDBMS）存放数据时所遇到的数据表述不一致问题。C++程序员已经被这个问题困扰了好多年，而现在的Java程序员和其它面向对象开发人员也对这个问题深感头痛。   “阻抗失配”产生的原因是因为对象模型与关系模型之间缺乏固有的亲合力。“阻抗失配”所带来的问题包括：类的层次关系必须绑定为关系模式（将对象
  • 学习编程那点事 gcq511120594 编程互联网
    一年前的夏天，我还在纠结要不要改行，要不要去学php？能学到真本事吗？改行能成功吗？太多的问题，我终于不顾一切，下定决心，辞去了工作，来到传说中的帝都。老师给的乘车方式还算有效，很顺利的就到了学校，赶巧了，正好学校搬到了新校区。先安顿了下来，过了个轻松的周末，第一次到帝都，逛逛吧！ 接下来的周一，是我噩梦的开始，学习内容对我这个零基础的人来说，除了勉强完成老师布置的作业外，我已经没有时间和精力去
  • Reverse Linked List II hcx2013 list
    Reverse a linked list from position m to n. Do it in-place and in one-pass. For example:Given 1->2->3->4->5->NULL, m = 2 and n = 4, return 
  • Spring4.1新特性——页面自动化测试框架Spring MVC Test HtmlUnit简介 jinnianshilongnian spring 4.1
    目录 Spring4.1新特性——综述 Spring4.1新特性——Spring核心部分及其他 Spring4.1新特性——Spring缓存框架增强 Spring4.1新特性——异步调用和事件机制的异常处理 Spring4.1新特性——数据库集成测试脚本初始化 Spring4.1新特性——Spring MVC增强 Spring4.1新特性——页面自动化测试框架Spring MVC T
  • Hadoop集群工具distcp liyonghui160com
        1. 环境描述 两个集群：rock 和 stone rock无kerberos权限认证，stone有要求认证。 1. 从rock复制到stone，采用hdfs Hadoop distcp -i hdfs://rock-nn:8020/user/cxz/input hdfs://stone-nn:8020/user/cxz/运行在rock端，即源端问题：报版本
  • 一个备份MySQL数据库的简单Shell脚本 pda158 mysql脚本
    　　主脚本（用于备份mysql数据库）： 　　该Shell脚本可以自动备份 数据库。只要复制粘贴本脚本到文本编辑器中，输入数据库用户名、密码以及数据库名即可。我备份数据库使用的是mysqlump 命令。后面会对每行脚本命令进行说明。 　　 1. 分别建立目录“backup”和“oldbackup” 　　#mkdir /backup 　　#mkdir /oldbackup 　
  • 300个涵盖IT各方面的免费资源（中）——设计与编码篇 shoothao IT资源图标库图片库色彩板字体
    A. 免费的设计资源 Freebbble:来自于Dribbble的免费的高质量作品。 Dribbble:Dribbble上“免费”的搜索结果——这是巨大的宝藏。 Graphic Burger:每个像素点都做得很细的绝佳的设计资源。 Pixel Buddha:免费和优质资源的专业社区。 Premium Pixels:为那些有创意的人提供免费的素材。
  • thrift总结 - 跨语言服务开发 uule thrift
    官网 官网JAVA例子 thrift入门介绍 IBM-Apache Thrift - 可伸缩的跨语言服务开发框架 Thrift入门及Java实例演示 thrift的使用介绍   RPC    POM： <dependency> <groupId>org.apache.thrift</groupId>
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他