E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
(UVM)
第四章
UVM
中的TLM1.0通信
（2）在
UVM
中，只有IMP才能作为连接关系的终点。如果是PORT或者EXPORT作为终点，则会报错。（3）
UVM
还有两种特殊的端口：analysis_port和analysis_export。(a
Shankssss
·
2021-06-11 09:05
UVM
概述及
uvm
_component和
uvm
_object(一)
blog.csdn.net/qq_31935691/article/details/60370395【嵌牛导读】我前面有篇文章详细讲述了芯片验证行业的黄金时间以及到来了，你如想要从事芯片验证工作或了解芯片验证，那么
UVM
熊子豪
·
2021-06-08 02:41
笔记：路科V0第4节——SV及
UVM
概述
SystemVerilog是IEEE1364-2005Verilog标准的扩展。此扩展既包含了用来实现可综合设计的设计语言特性，也包含了用来对大型设计做验证的验证语言特性。硬件描述验证语言（HDVL，HardwareDescriptionandVerificationLanguage)。接口(interface)，面向对象特性(class&package)，约束随机(constrainedrand
黄昏时分
·
2021-05-03 20:52
路科v0
SV
数字验证
芯片
systemverilog
002_
uvm
_ralgen_ug(Understanding the Generated Model)
每个field对应一个
uvm
_ral_field类的实例。
500强低级工程师
·
2021-05-03 10:30
virtual interface连接
通过
uvm
_config_db::set和vm_config_db::get将input_if和vif连接起来，这样vif_data相当于和input_if连起来；importuvm_pkg::*;`include"my_if.sv
constant007
·
2021-05-02 01:12
[
uvm
]分而治之（Hierarchical Sequences），处理复杂事物的绝对准则
而在
UVM
验证环境中最复杂的就是不同场景的激励生成，所以对sequence的控制会决定测试用例构造和
黄埔数据分析
·
2021-05-01 13:23
uvm
分而治之（Hierarchical Sequences），处理复杂事物的绝对准则
而在
UVM
验证环境中最复杂的就是不同场景的激励生成，所以对sequence的控制会决定测试用例构造和
数字芯片实验室
·
2021-05-01 12:08
java
python
人工智能
机器学习
linux
uvm
覆盖率收集常用工具
简介可通过-cm_hier配置文件来控制覆盖率收集范围CoverageMetrics覆盖指标：-cmvcs使用编译选项-cm(line+cond+tgl)生成simv.vdb文件夹，仿真选项中使用-cm(line+cond+tgl)，会在simv.vdb/snps/coverage/db/testdata/your_cm_name下产生覆盖率xml文件；-cm_name编译选项or仿真选项-cm_
验证cc
·
2021-04-05 14:23
UVM数字验证
程序人生
快速DUT验证
sometimes,自己写了块RTL，想快速地输入激励看一下结果；根据
UVM
的套路一步步的搭建看来是太费劲了；本文就给出了一种简单方法，可以快速简单的给出激励；1RTL本文的DUT如下，file名字test_md.v
sarai_c7eb
·
2021-03-16 11:35
UVM
结构篇总结
UVM
结构篇之一：组件家族
uvm
_scoreboard从名字来看，
uvm
_scoreboard担任着同SV中介绍的checker一样的功能，即进行数据比对和报告。
黄埔数据分析
·
2021-02-08 19:13
uvm
ubuntu下
UVM
的编译及首个程序的验证
准备
UVM
标准库文件，网上版本较多，我们以
uvm
-1.1d版本为例进行说明。
programmer_guan
·
2021-02-02 21:40
数字IC工具篇
uvm
_primer ch13
uvm
_env
uvm
_primerch13
uvm
_envrandom_test()和add_test()三种实现方式的对比最差的结构好一点的结构最优结构将激励从component中独立出来；overridefactory
黄埔数据分析
·
2021-01-23 17:54
uvm
计算机组成原理：最详细笔记！
小编最开始，是学习的数字电路、verilog、systemverilog、
UVM
，为了巩固前面所学，做了AHB2APB、AHB2SRAM、APB2UART的设计或验证（看完这门课，发现以前的sram片选信号等疑惑都不是疑惑
杰之行
·
2021-01-21 14:44
IC前端数字验证
计算机组成原理
数字IC设计与数字IC验证哪个好？
所以有了现在比如说大家知道的类似于
UVM
这种验证方法学，对吧？他们很多验证的组件都封装，便于大家去进行一些验证的工作。所以它反而在coding的能力上，就是软件coding能力，这
糖果味的Smile
·
2020-12-04 14:29
UVM
的基本教程
文章目录一、基本介绍二、在实践中学习1.接口interface2.待测设计DUT3.传输数据包transaction4.序列sequence5.序列器sequencer6.驱动器driver7.监视器monitor8.代理agent9.记分板scoreboard10.仿真环境env11.测试用例test12.顶层top13.参考模型referencemode和直接编程接口（DPI）14.简单的ma
hh199203
·
2020-12-01 14:31
UVM
数字IC验证学习笔记_1. 验证介绍
数字IC验证学习笔记1.验证介绍1.1验证介绍1.2Systemverilog介绍1.3
UVM
介绍1.1验证介绍(1).验证概念主要用来证明设计功能正确，并且符合设计功能描述的流程(2).验证平台激励发生器
爱吃山楂的格格wu~
·
2020-11-06 23:10
数字IC验证学习笔记
芯片
systemverilog
UVM
笔记
一、
UVM
基本概念验证计划功能覆盖率，结构覆盖率模块机/芯片级/系统级白盒/灰盒/黑盒二、构建简化的
UVM
平台简化的
UVM
平台只有masteragent2.1、创建transaction2.2、创建sequence
dullhero
·
2020-10-04 12:35
UVM
2020大疆FPGA/芯片开发工程师（B卷）笔试题（含详解）
**一、单选题1.在
UVM
和SystemVerilog的基础知识中，描述错误的是（B） A、如果某个操作消耗仿真时间，那么这个操作不能定义在function中。
Mr.翟
·
2020-09-16 08:44
笔试/面试整理
【
UVM
】parameterized classes
SystemVerilogusesa“#”signtolisttheParameternamesinaClassHeadertodefineaGenericClass.WhenwespecifyadefaultParameterinaClassHeader,wedon’thavetoprovideanOverridesforthatParameterwhenreferencingthatClass
lbt_dvshare
·
2020-09-14 19:27
UVM
NVIDIA显卡驱动未加载问题——未完全解决
lsmod|grep-invidia发现没有nvidia的内核模块，手动加载sudomodprobenvidia_352_
uvm
运行nvidia-smi报告没有显卡驱动ls/dev/nvidia*没有设备网上搜索发现一个
laterjun
·
2020-09-13 23:01
工欲善其事
UVM
使用双顶层的用法
在
UVM
中，我们一般都是使用单顶层的模式。也就是只有一个
uvm
_test_top顶层，然后下面有env，env下面有agent等。
weiqi7777
·
2020-09-13 20:48
UVM
想查看SystemVerilog和
UVM
提示和小技巧吗？
20200429SystemVerilog的静态方法前言在我的上一篇博客中，你已经学习了如何创建具有静态属性的类。这类变量的作用类似于全局变量，因为无论你创建多少个对象，都仅存在一个副本。这篇展示了如何创建访问那些静态属性的方法。方法任何类方法都可以读取和写入这些静态属性，就像动态属性一样。但是，如果将方法声明为静态方法，则可以调用该方法而无需构造对象。以下示例是带有静态方法的Thing类，用于打
路科验证
·
2020-09-13 19:58
SV语言与UVM应用
路科验证
验证论文解读
UVM
平台结构及每个组件的作用
图
UVM
验证平台
UVM
的基本元素(建模方法)有：uvmobject,uvmcomponent,uvmfactory,uvmTLM,Messageservice,configur
谷公子
·
2020-09-13 18:35
UVM
UVM
-1.1d dpi文件夹
uvm
_dpi.cc链接
uvm
_dpi.svh链接
uvm
_hdl.c链接
uvm
_hdl.svh链接
uvm
_regex.cc链接
uvm
_regex.svh链接
uvm
_svcmd_dpi.c链接
uvm
_svcmd_dpi.svh
谷公子
·
2020-09-13 18:04
UVM
UVM
中run phase和main phase区别
run_phase和mainphase都是taskphase，且是并行运行的，后者称为动态运行(run-time)的phase。如果想执行一些耗费时间的代码，那么要在此phase下任意一个component中至少提起一次objection，这个结论只适用于12个run-time的phase。对于run_phase则不适用，由于run_phase与动态运行的phase是并行运行的，如果12个动态运行
谷公子
·
2020-09-13 18:03
UVM
System Verilog验证第十一章笔记 - 完整的验证平台
SystemVerilog和
UVM
搭建验证平台机制分析用SystemVerilog搭建完整的验证环境，核心在于运用回调函数和蓝图模式，可以说是callback机制和blueprint机制。
endkillerym
·
2020-09-13 17:30
芯片验证
[
UVM
]RAL Test中VMM类型转换到
UVM
类型的脚本
RALTest中VMM类型转换到
UVM
类型的脚本前言：本文主要介绍IMMRegisterType向
UVM
转换的方法，可以用脚本实现。
gsithxy
·
2020-09-12 19:16
Perl
centos7安装cuda-8.0报错modprobe: FATAL: Module nvidia-
uvm
not found.
centos7上cuda-8.0驱动安装失败的解决方案曾几何时，在centos7机器上插NVIDIATitanX的卡，按官网教程(https://developer.nvidia.com/cuda-downloads)一键安装cuda-8.0一切顺利InstallationInstructions:`sudorpm-icuda-repo-rhel7-8-0-local-8.0.44-1.x86_6
yijuan_hw
·
2020-09-12 08:10
高性能计算
IEEE验证相关规范
1、验证所需的相关规范：systemverilog,systemC,
UVM
,SDF,UPF,IP-XACT2、网址systemverilog网址：https://ieeexplore.ieee.org/
Grady-Wang
·
2020-09-11 11:03
IC验证
FPGA设计—
UVM
验证篇(1) Hello world
——题外话这里就不赘述
UVM
为何物了，做了半年多的FPGA设计验证工作，按需求一直是用VHDL编写测试程序，最近看了几天
UVM
验证方法学的书，感觉这是一种很好的验证工具，现在开始
UVM
的学习，于是准备用
wyf100
·
2020-08-25 00:39
FPGA开发
UVM
callback源码分析——callbacks
uvm
的callback必须是提供者有预见性的留一些方法在function前后，这样在使用的时候，进行遍历调度即可设计者，需要从
uvm
_callback定义一个基类，只定义function原型，定义一个
ahr7882
·
2020-08-23 23:53
Windows安装数字芯片
UVM
验证环境开发（使用questasim_10.6c 搭配Win-10 64bit） 以及结合Gitbash和Makefile的使用
1.软件安装（1）下载安装questasim_10.6c；questasim10.6c下载地址：链接：https://pan.baidu.com/s/1Dl_X2lVWv8gz9s_i0KPj2w提取码：qd1h安装：关闭win10杀毒软件和防火墙，双击安装包中questasim-win64-10.6c.exe进行安装，安装路径自选，安装路径最好不要有中文字体，一路默认安装完即可，安装完不要打开软
lynn_333
·
2020-08-23 00:47
UVM数字芯片验证
linux
windows
基于
UVM
的UART验证环境
今天偶然在群里看到有人分享了MentorGraphics提供的一个UART的
UVM
验证环境代码，包含了
UVM
的基本使用以及进阶的
UVM
寄存器模型。这里也分享给大家。
空白MAX
·
2020-08-21 20:17
VerilogHDL常用的仿真知识
现在验证大多是基于
UVM
平台写的systemverilog，然而我并不会sv，不过我会使用verilog进行简单的验证，其实也就是所谓的仿真。这里就来记录一下一些验证的基础吧。
weixin_34377919
·
2020-08-16 21:02
UVM
---开篇
工作之余，发现一本不错的介绍
UVM
的书，翻译一下，来一下提高自己；
UVM
-UniversalVerificationMethodogy，规定了详细的验证策略，目的是提高验证效率和验证的充分。
mikiah
·
2020-08-16 19:26
UVM
基于LXC的GPU服务器搭建
目录前言需求为啥用LXCLXC的宿主机配置安装基础配置配置ZFS配置LXD新建容器显卡资源配置共享目录挂载nvidia-
uvm
端口转发进入容器内部容器内部配置显卡驱动安装SSH配置个人配置使用ssh连接
沧海青岚
·
2020-08-16 09:42
IT技能树系列
搭建多人共用的GPU服务器
背景需求调研安装配置配置LXD配置网桥新建容器安装驱动配置显卡共享目录nvidia-
uvm
桌面环境CUDA与cuDNN其他总结参考背景目前实验室GPU使用情况是：大部分同学的配有单台1080/TITANXp
wangke0809
·
2020-08-16 08:45
ML&DL
Ubuntu 18.04 安装CUDA10.0
提示AnNVIDIAkernelmodule'nvidia-
uvm
'appearstoalread
w55100
·
2020-08-16 02:09
python
【数字IC前端】
UVM
常见问题系列
附：IC面试常考题以下内容搬运自数字芯片实验室公众号，安利一波良心博主（本人已为知识付费，只是搬运学习用作整理，希望大家也去付费支持一波）原博文链接1、什么是
UVM
？它的优势是什么？
礼茶的贤
·
2020-08-16 02:26
数字IC验证
IC面试题
面试环节：由于大多公司并未基于验证出笔试题，所以对IC验证工程师而言，在面试阶段会更多涉及一些SV与
UVM
相关的思想与应用。
强迫症高级患者
·
2020-08-16 00:55
systemverilog OOP 单例模式 Singleton object
UVM
_TOP
UVM
源码中有使用到singletonobject,即单实例。比如class：
uvm
_root,有且只有一个实例。
Holden_Liu
·
2020-08-15 21:56
UVM
systemverilog
UVM
糖果爱好者教程 - 27.打印消息冗余度
UVM
具有丰富的报告功能。本文介绍如何使用冗长阈值来过滤消息。预定义的冗余度级别
UVM
预先定义了六个详细程度;
UVM
_NONE到
UVM
_DEBUG。这些级别只不过是整数枚举值（图中的括号显示值）。
XtremeDV
·
2020-08-15 17:28
system
verilog
UVM
UVM糖果爱好者教程
timescale的理解
而验证平台又一直用
UVM
，在env里面都是统一用一个timescale，避免了很多timescale引起的麻烦，所以对这一部分概念有些淡化了。
IC小白_calvin
·
2020-08-14 03:16
UVM
&
SV
note
UVM
糖果爱好者教程 - 25.使用C模型
原始记分板这是我们在
UVM
1.2中的JellyBeanTaster中使用的原始记分板。记分板检查风味，酸味和味道的组合是否符合预期（第9和10行）。
XtremeDV
·
2020-08-14 00:08
system
verilog
UVM
UVM糖果爱好者教程
关于我的
UVM
验证的第一个程序
这是我写的第一个测试首先这个程序是TPO516的RX方向的一个component我们管这个部分叫做FASRegen.它的作用就是给一个overhead被破坏掉的OTNframe重新插入正确的fas信号既f6f6f6282828,一共48bit.这个程序一共有4部分组成，分别是：fasregen_env下的fasregen_checker和otu4_data_interface;在顶层中的otu_t
xr4111
·
2020-08-13 23:54
UVM
实战验证全加器
uvm
验证全加器初学
uvm
验证方法学，试着验证了32位全加器，适合初学者做参考。
dingdinglala89
·
2020-08-13 22:15
uvm验证学习笔记
UVM
验证环境--force的一种用法
一种解决问题的办法是通过在interface中定义相应的task来实现.具体步骤如下：1.定义接口相对应的interface，将需要force的信号封装到task内；2.在testbench内例化interface，通过
uvm
weixin_39662684
·
2020-08-13 21:04
UVM
FORCE
UVM
中DPI用法简介
为了方便与C、C++等语言的交互，
uvm
中引入了DPI接口,自定义的函数需要写函数主体，然后再inport后声明和使用，验证环境中便可以像调用systemverilog中的函数一样使用这些函数。
weixin_39662684
·
2020-08-13 21:03
UVM
DPI
UART
UVM
验证平台平台搭建总结
tb_top是整个
UVM
验证平台的最顶层；tb_top中例化dut，提供时钟和复位信号，定义接口以及设置driver和monitor的virualinterface，在intial中调用run_test
weixin_34336292
·
2020-08-13 21:57
uvm
_regex——DPI在
UVM
中的实现（三）
UVM
的正则表达是在
uvm
_regex.cc和
uvm
_regex.svh中实现的，
uvm
_regex.svh实现
UVM
的正则表达式的源代码如下：`ifndefUVM_REGEX_NO_DPIimport"DPI-C"contextfunctionintuvm_re_match
weixin_34301307
·
2020-08-13 21:20
上一页
3
4
5
6
7
8
9
10
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他