【FPGA】第55页

FPGA SPI 驱动程序

程序框架分解moduleadc7254_Ctrl(inputsys_clk,//systemclkc50Minputreset_n,//resetflaginputiData_a_in,//ADCtofpgainputiData_b_in

金_大虾·2023-08-31 10:37

基于FPGA的图像sobel边缘提取算法开发,包括tb测试文件以及matlab验证代码

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序`timescale1ns/1ps////Company://Engineer:////CreateDate:2023/07/31//DesignName://ModuleName:sobel//P

简简单单做算法·2023-08-31 10:04

【两周学会FPGA】从0到1学习紫光同创FPGA开发|盘古PGL22G开发板学习之数码管静态显示（四）

需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA

小眼睛FPGA·2023-08-31 10:03

【两周学会FPGA】从0到1学习紫光同创FPGA开发|盘古PGL22G开发板学习之键控流水灯（三）

需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA

小眼睛FPGA·2023-08-31 10:02

【紫光同创国产FPGA教程】——【PGL22G第六章】密码锁实验例程

需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA

小眼睛FPGA·2023-08-31 10:32

FPGA优质开源项目 – UDP万兆光纤以太网通信

本文开源一个FPGA项目：UDP万兆光通信。该项目实现了万兆光纤以太网数据回环传输功能。

cjx_csdn·2023-08-31 10:31

linux系统下编译fpga工程,RISCV的linux模拟环境搭建整理和总结

一，有关RISCV的开源代码，可以从改网站的连接进入，该网站归纳整理了有关RISCV的多方面资料：二，自己的虚拟机或linux系统事先安装好三，装好git工具，因为riscv很多开源的东西需要从git上checkout，这样会方便不少四，1.首先安装开源程序版本管理工具：(linux)Fedora系统上用yum安装，Debian系统上用apt-get安装(先安装curl、zlib、openssl、

冷酷CV战士·2023-08-31 08:13

2路AD采集FMC子卡模块--【产品资料】

该模块遵循VITA57.1规范，可直接与FPGA载卡配合使用，板卡ADC器件采用ADI的AD9680芯片，该芯片具有两个模拟输入通道和两个JESD204B输出数据通道对，可用于高达2GHz的宽带模拟信号采样

北京青翼科技·2023-08-31 07:12

IIR滤波器

IIR滤波器的系统函数与差分方程如下所示：由差分方程可知IIR滤波器存在反馈，因此在FPGA设计时要考虑到有限字长效应带来的影响。

初雪白了头·2023-08-31 01:02

ADRV9009子卡设计原理图：FMCJ450-基于ADRV9009的双收双发射频FMC子卡便携测试设备

北京太速科技，这款IC具备多样化的高性能和低功耗组合，FMC子卡为2路输入，2路输出的射频收发卡，配合FPGA工作满足3G、4G和5G宏蜂窝时分双工(TDD)基站应用要求。

hexiaoyan827·2023-08-31 01:27

FPGA原理与结构——时钟IP核原理学习

一、前言在之前的文章中，我们介绍了FPGA的时钟结构FPGA原理与结构——时钟资源https://blog.csdn.net/apple_53311083/article/details/132307564

apple_ttt·2023-08-31 00:55

【verilog】FPGA 动态数码管显示

文章目录硬件部分结构图Verilog代码顶层测试代码6x8位数码管效果图硬件部分硬件采取6个八位共阳数码管，FPGA对单个数码管的驱动方式是低电平有效。

搞IC的那些年·2023-08-30 21:43

【verilog】 FPGA倒计时器设计

思路CODE顶层CODE思路将时间拆分为6个参数：second_1->秒个位second_10->秒十位minute_1->分个位minute_10->分十位hour_1;->时个位hour_10;->时十位在异步复位的时候为上述六个参数赋初始值。然后对50Mhz系统时钟进行计数，计数50M次(即为1s)。然后对六个参数的当前值做出判断，并在下一个clk做出改变。当计满一秒，且秒的个位大于0时，—

搞IC的那些年·2023-08-30 21:43

这里有FPGA BRAM省资源小秘招！

FPGA的BRAM和LUT等资源都是有限的，在FPGA开发过程中，可能经常遇到BRAM或者LUT资源不够用的情况。

FPGA狂飙·2023-08-30 21:42

Python 脚本学习记录

关于FPGA（Field-ProgrammableGateArray）工程师的Python知识需求。FPGA工程师通常使用Python来进行辅助开发、测试和脚本编写等任务。

码尔泰·2023-08-30 18:58

FPGA GTX全网最细讲解，aurora 8b/10b协议，HDMI板对板视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用4、设计思路框架视频源选择IT6802解码芯片配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、第1套vivado工程详解6、第2套vivado工程详解7、上板调试验证

9527华安·2023-08-30 18:03

Zynq GTX全网最细讲解，aurora 8b/10b编解码，OV5640摄像头视频传输，提供2套工程源码和技术支持

GTXIP核调用和使用4、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、vivado工程1-->2路SFP传输PLFPGA

9527华安·2023-08-30 17:58

雷赛智能24校招-算法/嵌入式/fpga/机械/电子/自动化

题解|#相逆叶子#/**functionTreeNode(x){*this.val=x;*this.left=null;*this.rig题解|#售价的中位数#importjava.util.*;publicclassSolution{/***代码中的类名、方法名、参数名已经指定，请勿修改，题解|#Redraiment的走法#贪心+二分法n=int(input())nums=list(map(in

2301_79125642·2023-08-30 17:15

FPGA之以太网详解

FPGA之以太网详解一.以太网概述二.接口与时序2.1MII接口与时序2.1.1PHY芯片2.1.2MII接口三.以太网通信协议3.1以太网数据格式3.2IP协议3.3UDP协议3.3.1UDP/TCP

雪中奇侠·2023-08-30 13:55

卷积神经网络加速器设计与优化实验（一）

卷积神经网络加速器设计与优化实验（一）一.前言二.实验介绍三.神经网络进程与介绍四.FPGA与高层次综合4.1什么是FPGA4.2什么是高层次综合？

雪中奇侠·2023-08-30 13:24

FPGA VR摄像机-拍摄和拼接立体 360 度视频

本文介绍的是FPGAVR相机的第二个版本，第一个版本是下面这样：第一版地址：❝https://hackaday.io/project/26974-vr-camera-fpga-stereoscopic-

碎碎思·2023-08-30 12:12

＜AMBA总线篇＞ AXI总线协议介绍

对于学习XilinxFPGA(ZYNQ)而言，官方提供的很多IP核都有使用AXI总线，用于AR

杰克拉力船长·2023-08-30 10:25

#systemverilog# 之 event region 和 timeslot 仿真调度（六）疑惑寄存器采样吗

一象征性啰嗦想必大家在刚开始尝试写VeriligHDL代码的时候，都是参考一些列参考代码，有些来自于参考书，有些来自于网上大牛的笔记，甚至有写来自于某宝FPGA开发板的授权代码。

那么菜·2023-08-30 10:54

ORCAD创建Heterogeneous类型元器件

Heterogeneous类型器件由多个Part组成，但是每一个Part的组成部分不一样，多数用于比较复杂的IC类型器件，如FPGA等，对IC属性进行分块设计，方便后期原理图的设计，在创建的时候，每一个

YOYO--小天·2023-08-30 05:14

Eclipse错误提示: Symbol ‘xxxx‘ could not be resolved

问题现象：调试FPGA时，如果在qsys中增加新的内容，到nios中编译的时候就会提示找不到宏定义。

南山维拉·2023-08-29 15:37

图像处理信号处理板设计原理图：367-基于zynq XC7Z100 FMC接口通用计算平台

zynqXC7Z100FMC接口通用计算平台一、板卡概述板卡由SoCXC7Z100-2FFG900I芯片来完成卡主控及数字信号处理，XC7Z100内部集成了两个ARMCortex-A9核和一个kintex7的FPGA

hexiaoyan827·2023-08-29 09:12

[FPGA IP系列] BRAM IP参数配置与使用示例

FPGA开发中使用频率非常高的两个IP就是FIFO和BRAM，上一篇文章中已经详细介绍了VivadoFIFOIP，今天我们来聊一聊BRAMIP。

FPGA狂飙·2023-08-29 08:27

基于Xilinx artix 7的FPGA高级应用（二）：千兆以太网通信（原理篇）

本项目是基于XilinxArtix7XC7A35T芯片以太网芯片选用的是RTL8211EGPHY芯片MAC和PHY接口标准是GMII开发工具是vivado2018.3FPGA高级应用（二）千兆以太网通信

电磁场与无线技术·2023-08-29 05:41

E1--千兆以太网接口测试应用2022-09-07

本文将阐述FPGA与PC如何实现点对点通信，在“概述”小节讨论三个问题，第一，数据交互的双方都是FPGA（或PC）里面的谁（具体指哪一个协议）？

晓晓暮雨潇潇·2023-08-29 05:41

HLS 后端示例

|ApacheTVM中文站TVM支持带有SDAccel的XilinxFPGA板，接下来介绍如何将TVM部署到AWSF1FPGA实例。

HyperAI超神经·2023-08-28 20:20

学习FPGA之二：云端加速

一方面，传统FPGA厂商，也就是Intel和赛灵思一直在大力发展FPGA作为硬件加速器，用于加速数据的计算和传输。另一

tiger119·2023-08-28 19:41

HLS 后端示例

|ApacheTVM中文站TVM支持带有SDAccel的XilinxFPGA板，接下来介绍如何将TVM部署到AWSF1FPGA实例。

·2023-08-28 18:50

基于飞腾芯片的设计与调试入门指导

FPGA大家都知道，可以通过Verilog或者VHDL等硬件编程语言实现硬件功能。比如，我要实现一个SPI控制8个LED灯的功能，可能从市面上找这种功能的芯片是没有

乌拉大喵喵·2023-08-28 09:23

FPGA GTX全网最细讲解，aurora 8b/10b协议，OV5640板对板视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用4、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、第1套vivado工程详解6、第2组vivado工程详解7、上板调试验证光

9527华安·2023-08-28 09:48

【FPGA零基础学习之旅#11】数码管动态扫描

欢迎来到FPGA专栏~数码管动态扫描☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：FPGA学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注！

小夏与酒·2023-08-28 07:04

电子科技大学现代电子信息系统综合实验课程设计代码(单片机+频率计)1

简介：年级：大四课程性质：必修期末考核：开卷，现场编程，很难拿高分，两个题，一个单品机（个人认为简单一些），一个FPGA，博主完成了单品机的题，大部分人只能完成一个其他：不同老师课程内容，给分情况不同。

patrickpdx·2023-08-28 06:51

HLS / Chisel 实现CORDIC算法计算三角函数（圆坐标系旋转模式）

CORDIC是只使用加法、减法、移位和查找表实现的简单算法，这种算法在FPGA中实现效率高，在硬件算法实现中经常用到。CORDICCR模式原理在这里，CORDIC算法从X轴正半轴开始，对应的角度为0度

AlwaysDayOne·2023-08-28 04:56

【Vivado HLS学习之CORDIC算法的实现】

【VivadoHLS学习之CORDIC算法】先抛出一个问题：在FPGA上怎么实现三角函数sin，cos的计算？以sin为例，在计算机上实现sin函数可以用泰勒展开来近似。sin(x)≈x−x33!

Fyra-BH·2023-08-28 04:55

基于FPGA的FIR低通滤波器实现(附工程源码)，matlab+vivado19.2+simulation

基于FPGA的FIR低通滤波器实现(附工程源码)文章目录基于FPGA的FIR低通滤波器实现(附工程源码)前言一、matlab设计FIR滤波器，生成正弦波1.设计FIR滤波器1.生成正弦波.coe二、vivado1

学习ing的青年·2023-08-27 20:06

1-FPGA-USB3.0-FT601Q简单理论

1-FPGA-USB3.0-FT601Q简单理论前言USB3.0协议及引脚定义USB3.0StandA、USB3.0StandB、USB3.0MicroB原理图对比PCB封装对比实物对比FT601QFT601Q

会点灯的大力水手·2023-08-27 20:35

PCB设计经验，不得不说的一些技巧，知识福利满满

不得不说的设计经验：1、如果设计的电路系统中包含FPGA器件，则在绘制原理图前必需使用QuartusII软件对管脚分配进行验证。

老E_d88b·2023-08-27 04:25

基于FPGA的Lorenz混沌系统verilog开发,含testbench和matlab辅助测试程序

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将vivado的仿真结果导入到matlab显示三维混沌效果：2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序testbench如下所示：`timescale1ns/1ps////Company://Engineer:////CreateDate:

简简单单做算法·2023-08-26 16:47

Cadence+硬件每日学习十个知识点（43）23.8.23 （fpga的资源，大电阻会影响上拉时间，cadence软件使用ibis模型转换成dml模型的仿真分析类型，MPU比MCU更复杂）

文章目录1.fpga的这些资源都是什么意思，解释一下？2.在DCDC芯片的PG引脚，需要上拉，这里上拉电阻选10K和100K，有什么区别？

阿格在努力·2023-08-26 15:43

板卡设计+硬件每日学习十个知识点（44）23.8.24 （检测单元设计，接口部分设计，板卡电源输入设计，电源检测电路）

然后设计检测单元GD32的功能电路，包括温度监测、电压监测、电流监测、FPGA启动检

阿格在努力·2023-08-26 15:41

深入浅出AXI4协议（1）——概述

写在前面从这篇文章开始，我们将正式进入AXI4协议的学习，在xilinx系列的FPGA中，AXI4协议的使用是非常广泛的，很多的IP核都会支持AXI接口，而如果使用的是zynq系列，那AXI协议的学习更是重中之重

apple_ttt·2023-08-26 13:31

GFPGAN 集成Flask 接口化改造

GFPGAN是一款腾讯开源的人脸高清修复模型，基于github上提供的demo，可以简单的集成Flask以实现功能接口化。GFPGAN的安装，Flask的安装请参见其他文章。

控场的朴哥·2023-08-26 11:28

FPGA——理解I2C

I2C总线是一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。简单的来说通信用的，两条线。一条时钟线，一条数据线。换句话说就是数据包将从主设备（处理器）传输到外围设备一样（再简单点像一条赛道，从起点跑到终点，你的人从起点传输到了终点）

樑衛東·2023-08-26 10:33

FPGA应用于图像处理

FPGA应用于图像处理FPGA（Field-ProgrammableGateArray）直译过来就是现场可编程门阵列。

呓语煮酒·2023-08-26 08:52

FPGA实现10G万兆网TCP/IP 协议栈，纯VHDL代码编写，提供服务器和客户端2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的以太网方案3、该TCP/IP协议栈性能常规性能支持多节点FPGA资源占用少数据吞吐率高低延时性能4、TCP/IP协议栈代码详解代码架构用户接口代码模块级细讲顶层模块PACKET_PARSING

9527华安·2023-08-26 08:29

FPGA GTX全网最细讲解，aurora 8b/10b协议，OV5640摄像头视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用4、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、vivado工程1-->2路SFP传输6、vivado工程2-->1路SF

9527华安·2023-08-26 08:59

推荐频道

【FPGA】

FPGA SPI 驱动程序

基于FPGA的图像sobel边缘提取算法开发,包括tb测试文件以及matlab验证代码

【两周学会FPGA】从0到1学习紫光同创FPGA开发|盘古PGL22G开发板学习之数码管静态显示（四）

【两周学会FPGA】从0到1学习紫光同创FPGA开发|盘古PGL22G开发板学习之键控流水灯（三）

【紫光同创国产FPGA教程】——【PGL22G第六章】密码锁实验例程

FPGA优质开源项目 – UDP万兆光纤以太网通信

linux系统下编译fpga工程,RISCV的linux模拟环境搭建整理和总结

2路AD采集FMC子卡模块--【产品资料】

IIR滤波器

ADRV9009子卡 设计原理图：FMCJ450-基于ADRV9009的双收双发射频FMC子卡 便携测试设备

FPGA原理与结构——时钟IP核原理学习

【verilog】FPGA 动态数码管显示

【verilog】 FPGA倒计时器设计

这里有FPGA BRAM省资源小秘招！

Python 脚本学习记录

FPGA GTX全网最细讲解，aurora 8b/10b协议，HDMI板对板视频传输，提供2套工程源码和技术支持

Zynq GTX全网最细讲解，aurora 8b/10b编解码，OV5640摄像头视频传输，提供2套工程源码和技术支持

雷赛智能24校招-算法/嵌入式/fpga/机械/电子/自动化

FPGA之以太网详解

卷积神经网络加速器设计与优化实验（一）

FPGA VR摄像机-拍摄和拼接立体 360 度视频

＜AMBA总线篇＞ AXI总线协议介绍

#systemverilog# 之 event region 和 timeslot 仿真调度（六）疑惑寄存器采样吗

ORCAD创建Heterogeneous类型元器件

Eclipse错误提示: Symbol ‘xxxx‘ could not be resolved

图像处理 信号处理板 设计原理图：367-基于zynq XC7Z100 FMC接口通用计算平台

[FPGA IP系列] BRAM IP参数配置与使用示例

基于Xilinx artix 7的FPGA高级应用（二）：千兆以太网通信（原理篇）

E1--千兆以太网接口测试应用2022-09-07

HLS 后端示例

学习FPGA之二：云端加速

HLS 后端示例

基于飞腾芯片的设计与调试入门指导

FPGA GTX全网最细讲解，aurora 8b/10b协议，OV5640板对板视频传输，提供2套工程源码和技术支持

【FPGA零基础学习之旅#11】数码管动态扫描

电子科技大学现代电子信息系统综合实验课程设计代码(单片机+频率计)1

HLS / Chisel 实现CORDIC算法计算三角函数（圆坐标系旋转模式）

【Vivado HLS学习之CORDIC算法的实现】

基于FPGA的FIR低通滤波器实现(附工程源码)，matlab+vivado19.2+simulation

1-FPGA-USB3.0-FT601Q简单理论

PCB设计经验，不得不说的一些技巧，知识福利满满

基于FPGA的Lorenz混沌系统verilog开发,含testbench和matlab辅助测试程序

Cadence+硬件每日学习十个知识点（43）23.8.23 （fpga的资源，大电阻会影响上拉时间，cadence软件使用ibis模型转换成dml模型的仿真分析类型，MPU比MCU更复杂）

板卡设计+硬件每日学习十个知识点（44）23.8.24 （检测单元设计，接口部分设计，板卡电源输入设计，电源检测电路）

深入浅出AXI4协议（1）——概述

GFPGAN 集成Flask 接口化改造

FPGA——理解I2C

FPGA应用于图像处理

FPGA实现10G万兆网TCP/IP 协议栈，纯VHDL代码编写，提供服务器和客户端2套工程源码和技术支持

FPGA GTX全网最细讲解，aurora 8b/10b协议，OV5640摄像头视频传输，提供2套工程源码和技术支持

ADRV9009子卡设计原理图：FMCJ450-基于ADRV9009的双收双发射频FMC子卡便携测试设备

图像处理信号处理板设计原理图：367-基于zynq XC7Z100 FMC接口通用计算平台