E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
【FPGA】
高速数据采集卡---AD采集FMC子卡模块产品资料下载
该模块可直接与
FPGA
载卡配合使用，板卡ADC器件采用ADI公司的AD9208芯片，与ADI公司的AD9689可以实现PIN脚兼容。
北京青翼科技
·
2023-08-16 16:01
FMC子卡
多通道采集卡
数据采集
fpga开发
青翼科技自研2路250MSPS DA回放FMC子卡模块
该模块遵循VITA57.1规范，可直接与符合VITA57.1规范的
FPGA
载卡配合使用，板卡ADC器件采用ADI公司的AD9268芯片，板卡DAC器件采用ADI公司的AD9747芯片。
北京青翼科技
·
2023-08-16 16:59
FMC子卡
数据采集
多通道采集卡
fpga开发
vivado中fftIP核的使用
而采用
FPGA
实现FFT的缘由在于：
FPGA
具
RossFreeman
·
2023-08-15 23:29
FPGA
作业：一个32bit字中两个相邻0之间
设计要求设计一个能求出一个32bit字中两个相邻0之间最大间隙的电路。给出HDL设计及testbench描述，综合后的时序仿真结果及分析说明。提示系统化分为状态机控制器和数据通路，信号的接口关系可参考下图（a）所示：数据通路包括一个位计数器（k）、一个存储寄存器（tmp）、一个间隙寄存器（Gap）。控制器产生的控制信号包括：flush_tmp：清空tmp寄存器incr_tmp：增加tmp寄存器st
芯存猛虎，细嗅蔷薇
·
2023-08-14 16:43
#
ASIC与FPGA
[
FPGA
IP系列] 2分钟了解
FPGA
中的BRAM
FPGA
设计中，BRAM是一项非常关键的内置存储资源，
FPGA
开发需要熟练使用BRAM，今天再复习一下BRAM的知识，包括BRAM的定义、组成、应用等等。
FPGA狂飙
·
2023-08-14 12:40
FPGA
IP
fpga开发
fpga
Altera
xilinx
vivado
FPGA
图像处理的技术点
图像采集：彩色转灰度，图像采集，图像卷积，边缘提取。图像特征提取：图像特征匹配矩阵运算图像格式变换：BayertograyBayertoRGB图像显示
I am a FPGAer
·
2023-08-14 12:06
fpga开发
阿里云云主机_ECS云服务器_轻量_GPU_虚拟主机详解
阿里云云主机分为云虚拟主机、云服务器ECS、轻量应用服务器、GPU云服务器、弹性裸金属服务器、专有宿主机、
FPGA
云服务器、高性能计算E-HPC、无影云电脑等，阿里云百科来详细说下阿里云云主机详解：目录阿里云云主机云服务器
运维FUN
·
2023-08-14 07:27
阿里云
服务器
运维
HLS+System Generator实现FIR低通滤波器
硬件：ZYNQ7010软件：MATLAB2019b、Vivado2017.4、HLS2017.4、SystemGenerator2017.41、MATLAB设计低通滤波器
FPGA
系统时钟50MHz，
Chenxr32
·
2023-08-14 06:26
FPGA
fpga开发
基于
FPGA
的电机控制
FPGA
非常适合精密电机控制，在这个项目中，我们将创建一个简单的电机控制程序，在此基础上可以构建更复杂的应用。
碎碎思
·
2023-08-13 21:45
fpga开发
FPGA
实践 ——Verilog基本实验步骤演示
0x00回顾：AND/OR/NOT逻辑的特性AND：与门可以具有两个或更多的输入，并返回一个输出。当所有输入值都为1时，输出值为1。如果输入值中有任何一个为0，则输出值为0。OR：或门可以具有两个或更多的输入，并返回一个输出。如果输入值中至少有一个为1，则输出值为1。如果所有输入值都为0，则输出值为0。NOT：非门具有一个输入和一个输出。当输入值为1时，输出值为0；当输入值为0时，输出值为1。晶体
柠檬叶子C
·
2023-08-13 12:32
FPGA玩板子记录
fpga开发
【
FPGA
零基础学习之旅#10】按键消抖模块设计与验证（一段式状态机实现）
欢迎来到
FPGA
专栏~按键消抖模块设计与验证☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：
FPGA
学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注
小夏与酒
·
2023-08-13 07:49
FPGA学习之旅
fpga开发
学习
FPGA
按键消抖
Verilog
HDL
一段式状态机
中科亿海微RAM使用
引言
FPGA
（FieldProgrammableGateArray，现场可编程门阵列）是一种可编程逻辑设备，能够根据特定应用的需求进行配置和重新编程。
小五头
·
2023-08-13 02:24
fpga开发
中科亿海微FIFO使用
引言
FPGA
（现场可编程门阵列）是一种可编程逻辑器件，具有灵活性和可重构性，广泛用于数字电路设计和嵌入式系统开发。
小五头
·
2023-08-13 02:24
fpga开发
中科亿海微乘法器(LPMMULT)
引言
FPGA
（可编程逻辑门阵列）是一种可在硬件级别上重新配置的集成电路。它具有灵活性和可重构性，使其成为处理各种应用的理想选择，包括数字信号处理、图像处理、通信、嵌入式系统等。
小五头
·
2023-08-13 02:24
fpga开发
中科亿海微
FPGA
应用(一、点灯)
1.软件：https://download.csdn.net/download/weixin_41784968/87564071需要申请license才能使用：软件试用申请_软件试用申请_中科亿海微电子科技（苏州）有限公司2.开发板：芯片EQ6HL45，42.5kLUT。3.官方例程：中科亿海微EQ6HL45例程-OS文档类资源-CSDN文库4.上电，联机。注意板子需要单独用5V电源供电，下载器是
SDAU2005
·
2023-08-13 02:24
Verilog
中科亿海微FPGA
fpga开发
FPGA
光纤传输IP核的使用
FPGA
-Vivado-光纤IP核的使用Vivado的IP核一共分为两种,一种是64B66B编码的，还有一种是8B10B编码的.具体的区别感兴趣的小伙伴可以自己去查一下哈,64B66B的无法自己制定数据位宽的
小五头
·
2023-08-13 02:24
FPGA
编程语言
程序人生
经验分享
其他
中科亿海微
FPGA
国产
FPGA
中，紫光、安路、高云称得上是三小龙，其他的半斤八两，中科亿海微也算是其中之一。
SDAU2005
·
2023-08-13 02:23
Verilog
元器件
中科亿海微FPGA
fpga开发
中科亿海微EDA工具时序约束功能使用
时序分析又叫静态时序分析，它主要是从
FPGA
设计实现的角度出发得出结论，看所期望的逻辑功能是否能够被目前工艺条件下的某款具体
FPGA
芯片所实现，与功能仿真类似，时序分析对于任何一个项目的开发来说几乎都是必须的
ehiway
·
2023-08-13 02:22
fpga开发
对标赛灵思，国产
FPGA
上演“飙车记”
近年来，
FPGA
领域的市场份额和技术创新正处于快速增长的阶段，备受市场喜爱和追崇的大部分原因，源自其最大特点——芯片内部硬件结构可重构，即硬件可编程。因此极具灵活性，号称“万能芯片”。
Hack电子
·
2023-08-13 02:52
芯片
人工智能
大数据
编程语言
区块链
中科亿海微ROM使用
标题ROM（Read-OnlyMemory，只读存储器）是一种在
FPGA
（Field-ProgrammableGateArray，现场可编程门阵列）中常用的存储器类型。
小五头
·
2023-08-13 02:22
fpga开发
【安路
FPGA
】
FPGA
开发日记（一）
一、开发环境的安装首先去安路官网下载安装包工具与资料下载-国产
FPGA
创新者-安路科技下载后解压点击安装包直接傻瓜式安装即可备注：安装后无法打开或者缺文件等情况是安路安装包不包含一些C++库，需要我们自己下载一个
小 阿 飞
·
2023-08-13 00:01
fpga开发
国产安路
FPGA
（三）－
FPGA
位流文件加密（DNA方式）
使用TD软件对EG4S20BG256芯片进行DNA方式加密一、设计概述TD软件版本：TD5.6.1_56362-64bit工程：PLL_LED参考工程:APUG001_基于FLASHID与
FPGA
DNA
爆裂玩偶
·
2023-08-13 00:30
安路FPGA
fpga开发
安路
FPGA
的赋值报错——移位处理，加括号
authordaisy.skye的博客_CSDN博客-嵌入式,Qt,Linux领域博主在使用移位符号用来当作除以号使用时，发现如下问题其中cnt_8K为偶数和奇数时输出的数据不一样reg[10:0] cnt_8K;reg[10:0] ram1_addra;always@(posedge clk_16M)beginif(ram_out_flag )beginif(cnt_8K[0]==1'd0)ra
daisy.skye
·
2023-08-13 00:30
FPGA
fpga开发
安路
fpga
SDR硬件方案
SDR硬件位于天线和数字信号处理之间，负责把无线电信号数字化，交由主机或者嵌入式系统（
FPGA
、DSP，MCU）处理。
SofterICer
·
2023-08-12 20:51
SDR
安全架构
智能手机
Verilog求log10和log2近似
Verilog求log10和log2近似Verilog求10对数近似方法，整数部分用位置index代替，小数部分用查找表实现参考：Verilog写一个对数计算模块Log2(x)
FPGA
实现对数log2和
千万小心
·
2023-08-12 18:24
IC
fpga开发
verilog
学习笔记之
FPGA
的XADC
学习笔记之
FPGA
的XADC1.XADC简介XADC包括一个双12位，每秒1兆采样（MSPS）ADC和片上传感器。这些ADC为一系列应用提供了通用的高精度模拟接口。
天下无敌小霸王
·
2023-08-12 17:55
FPGA
FPGA
XADC
Raspberry Pi Pico RP2040制作低成本
FPGA
JTAG工具
目录1准备工作和前提条件1.1RaspberryPiPicoRP2040板子一个1.2xvcPico.uf2固件1.3VivadoUSB驱动2操作指南2.1按住RaspberryPiPico开发板的BOOTSEL按键，再接上USB接口到电脑2.2刷入固件2.3VivadoUSB驱动2.3.1打开Zadig驱动工具2.3.2驱动完成2.4RaspberryPiPico开发板JTAG接口1准备工作和前
weixin_37613240
·
2023-08-12 15:19
FPGA
树莓派
fpga开发
E8—Aurora 64/66B ip实现GTX与GTY的40G通信2023-08-12
1.场景要在贴有K7系列
FPGA
芯片的板子和贴有KU系列
FPGA
芯片的板子之间通过光模块+光纤+QSFP+实现40G的高速通信。
晓晓暮雨潇潇
·
2023-08-12 11:00
FPGA积累——基础篇
fpga开发
aurora
serdes
光纤通信
Stable Diffusion Webui源码剖析
（2）G
FPGA
N：它是腾讯开源的人脸修复算法，利用预先训练号的面部GAN（如styleGAN2）中封装的丰富多样的先验因素进行盲脸（blindface）修复，旨在开发用于现实世界人脸修复的实用算法。
benben044
·
2023-08-12 08:29
神经网络
AIGC
stable
diffusion
FPGA
基础知识极简教程（1）从布尔代数到触发器
到什么是
FPGA
？什么是ASIC？在到布尔代数如何在
FPGA
内部实现？最后到数字设计的核心元件触发器？本文将从简洁的角度带你认识这些数字设计的必备基础知识！
Reborn_Lee
·
2023-08-12 08:06
基于
FPGA
的图像处理6--形态学滤波(腐蚀，膨胀，开运算，闭运算)-最大值，最小值滤波
Github:https://github.com/zgw598243565/Maxmin-filter6.1背景介绍数学形态学是一门建立在集论基础上的学科，是几何形态学分析和描述的有利工具。数学形态学的历史可回溯到19世纪。1964年法国的Matheron和Serra在积分几何的研究成果上，将数学形态学引入图像处理邻域，并研制了基于数学形态学的图像处理系统。1982年出版的专著ImageAnal
被选召的孩子
·
2023-08-12 08:55
FPGA图像处理
fpga开发
图像处理
静态时序分析与时序约束
一、时序分析的基本概念1.时钟理性的时钟模型是一个占空比为50%且周期固定的方波：实际电路中输入给
FPGA
的晶振时钟信号是正弦波：2.时钟抖动ClockJitter，时钟抖动，相对于理想时钟沿，实际时钟存在不随时钟存在积累的
m0_46521579
·
2023-08-12 04:47
ZYNQ
fpga开发
FPGA
提高DDR工作效率的实践方案
FPGA
提高DDR工作效率的实践方案在数据存储与处理的应用中，DDR（DoubleDataRate）内存是一种广泛应用的技术。
python&matlab
·
2023-08-12 02:09
fpga开发
matlab
F7--DDR4的读写测试-2023-08-11
1.场景7系列的
FPGA
芯片不支持DDR4，使用DDR4需要更高性能的
FPGA
芯片，这里用到Kintexultrascale+是支持DDR4的，具体
FPGA
芯片是XCKU3P-2FFVA676I，DDR4
晓晓暮雨潇潇
·
2023-08-11 22:05
FPGA积累——基础篇
DDR4
MIG
FPGA
vivado
Detector定位算法在
FPGA
中的实现——section1 原理推导
关于算法在
FPGA
中的实现，本次利用业余的时间推出一个系列章节，专门记录从算法的推导、Matlab的实现、
FPGA
的移植开发与仿真做一次完整的
FPGA
算法开发，在此做一下相关的记录和总结，做到温故知新。
扣脑壳的FPGAer
·
2023-08-11 21:46
modelsim功能仿真
FPGA硬件
fpga开发
算法
7系列
FPGA
数据手册:概述------中文翻译版
7系列
FPGA
数据手册:概述------中文翻译版总体介绍7系列
FPGA
功能摘要Spartan-7系列
FPGA
功能摘要Artix-7系列
FPGA
功能摘要Kintex-7系列
FPGA
功能摘要Virtex-
KSY至上主义者
·
2023-08-11 14:33
FPGA
fpga
FPGA
芯片介绍
FPGA
芯片介绍1）引言给
FPGA
一个支点，它可以撬动整个数字逻辑。
宁静致远future
·
2023-08-11 14:32
FPGA铁杵磨针
AG1280Q48是AGM
FPGA
中最具代表性的小封装
FPGA
AGM
FPGA
因为开发简单，产品性价比高，受到了很多客户的欢迎。本文将分享一下AG1280Q48这个型号的一些产品特点。
HIZYUAN
·
2023-08-11 14:31
海振远技术分享课堂
FPGA大讲堂
fpga开发
超低成本
FPGA
JTAG方案
今天给大家带来一款超低成本的
FPGA
JTAG方案，硬件核心是用树莓派Pico，使用相关芯片自己制作JTAG则非常便宜，RP2040某宝的报价只有4元，所以自己制作成本非常低廉，当然使用Pico成本也不是很高
碎碎思
·
2023-08-11 14:30
fpga开发
FPGA
应用学习笔记----定点除法的实现
除以2可以这样移位迭代除法，就是直接除迭代除法，就是直接除除数左移，被除数减去除数，余数大于0则商数置1然后左移，余数作为被减数左移，再减除数，再看余数是否大于0，若大于0，还是这样操作，若小于0，则商数为0，且余数直接等于上次的余数synplifypro自动对定点操作实现这类结构，对整数并自动地优化不利用位
ElE rookie
·
2023-08-11 14:13
学习
笔记
fpga开发
FPGA
应用学习-----FIFO双口ram解决时钟域+asic样机的时钟选通
分割同步模块asic时钟的门控时钟，
fpga
是不推荐采用门控时钟的，有很多方法移除
fpga
的时钟选通。如果是asic采用门控，
fpga
不采用不是在内部内部就一个ram双口的相位控制！！！
ElE rookie
·
2023-08-11 11:36
fpga开发
学习
EP4CE6E22C8
FPGA
最小系统电路原理图+PCB源文件
资料下载地址：EP4CE6E22C8
FPGA
最小系统电路原理图+PCB源文件一、原理图二、PCB
森旺电子
·
2023-08-11 11:36
FPGA
fpga开发
[
FPGA
开发]解决正点原子Xilinx下载器无法下载、灯不亮的问题
问题描述使用正点原子的Xilinx下载器下载时，电脑无法识别下载器，Vivado无法识别开发版。问题解决1.检查XIlinx下载器的灯是否亮起。亮灯说明解决方法红灯亮起下载器可以连接到PC检查开发版是否供电正常蓝灯亮起下载器可以连接到PC，下载器可以连接到开发版正常状态灯不亮下载器无法连接到PC1.换用更高质量的USB线。2.使用万用表检测下载器是否有问题2.其他可能是驱动没有安装好，试试下述解决
Archer-
·
2023-08-11 11:05
FPAG
fpga开发
16通道AD采集FMC子卡推荐哪些？
FMC149是一款16通道65MHz采样率14位直流耦合AD采集FMC子卡，符合VITA57.1规范，可以作为一个理想的IO模块耦合至
FPGA
前端，16通道AD通过FMC连接器（HPC）连接至
FPGA
从而大大降低了系统信号延迟
北京青翼科技
·
2023-08-11 11:35
fpga开发
精通DC-DC电源转换电路设计：11个关键要素解析
嵌入式工程师通常对单片机、ARM、DSP、
FPGA
等设备具有熟练的操作能力。然而，在进行系统设计时，为电源系统供电是一项重要的任务。
深圳市颖特新科技有限公司
·
2023-08-11 06:57
半导体
嵌入式硬件
北京多铁克
FPGA
笔试题目
1、使用D触发器来实现二分频2、序列检测器，检测101，输出1，其余情况输出0moduleDetect_101(inputclk,inputrst_n,inputdata,//输入的序列outputregflag_101//检测到101序列的输出标志);parameterS0=2'd0;S1=2'd1;S2=2'd2;S4=2'd3;reg[1:0]state,n_state;//序列检测器，输出
chenyu128
·
2023-08-10 12:40
fpga开发
FPGA
外部触发信号毛刺产生及滤波
1、背景最近在某个项目中，遇到输入给
FPGA
管脚的外部触发信号因为有毛刺产生，导致
FPGA
接收到的外部触发信号数量多于实际值。
CAOXUN_FPGA
·
2023-08-10 12:38
FPGA应用篇
fpga开发
全志A40i＋Logos
FPGA
核心板（4核ARM Cortex-A7）硬件说明
硬件资源SOM-TLA40iF核心板板载ARM、
FPGA
、ROM、RAM、晶振、电源、LED等硬件资源，并通过B2B连接方式引出IO。
Tronlong创龙
·
2023-08-10 10:28
嵌入式ARM
软硬件原理图规格资料平台
工业级核心板
A40i/T
3
linux
网络
arm开发
fpga开发
驱动开发
电力行业必看，国产评估板-全志科技T3开箱测评
目录1开箱2评估板介绍3接口测试4Docker容器测试5ARM+
FPGA
通信测试1、开箱评估板采用底板+邮票孔核心板方式，配套：(1)5个资料光盘。
Tronlong创龙
·
2023-08-10 10:57
全志T3
工业级核心板
嵌入式ARM
软硬件原理图规格资料平台
arm
fpga开发
嵌入式硬件
嵌入式
arm开发
基于Xilinx Zynq-7020/7010实现的双系统解决方案，低延时、低功耗，OpenAMP，ARM+
FPGA
现代工业设备系统要求越来越复杂，既要强大的多任务的事务处理能力，又需要低延时实时任务处理能力的需求，特别是工业自动化控制领域（如数控机床、机械臂）、电力监测领域（如DTU、继保设备、一二次融合设备）等应用场景尤为迫切。为了满足日益复杂的系统要求，基于XilinxZynq-7020/7010实现的双系统解决方案。XilinxZynq-7020/7010是一款集成双核ARMCortex-A9+Arti
Tronlong创龙
·
2023-08-10 10:27
工业级核心板
Xilinx
Zynq-7000
嵌入式ARM
软硬件原理图规格资料平台
嵌入式硬件
嵌入式
arm开发
linux
上一页
54
55
56
57
58
59
60
61
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他