卷积神经网络FPGA

(179)时序收敛---＞(29)时序收敛二九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:32

(180)时序收敛---＞(30)时序收敛三十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:31

(158)时序收敛---＞(08)时序收敛八

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛八（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(159)时序收敛---＞(09)时序收敛九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(160)时序收敛---＞(10)时序收敛十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(153)时序收敛---＞(03)时序收敛三

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:01

(121)DAC接口---＞(006)基于FPGA实现DAC8811接口

1目录（a）FPGA简介（b）IC简介（c）Verilog简介（d）基于FPGA实现DAC8811接口（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL
FPGA系统设计指南针·2024-09-16 07:01

FPGA复位专题---（3）上电复位？

1目录（a）FPGA简介（b）Verilog简介（c）复位简介（d）上电复位？
FPGA系统设计指南针·2024-09-16 07:31

(182)时序收敛---＞(32)时序收敛三二

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三二（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:29

个人学习笔记7-6：动手学深度学习pytorch版-李沐

#人工智能##深度学习##语义分割##计算机视觉##神经网络#计算机视觉13.11全卷积网络全卷积网络（fullyconvolutionalnetwork，FCN）采用卷积神经网络实现了从图像像素到像素类别的变换
浪子L·2024-09-16 00:45

计算机视觉中，Pooling的作用

在计算机视觉中，Pooling（池化）是一种常见的操作，主要用于卷积神经网络（CNN）中。它通过对特征图进行下采样，减少数据的空间维度，同时保留重要的特征信息。
Wils0nEdwards·2024-09-15 23:06

使用FPGA接收MIPI CSI RX信号并进行去抖动、RGB转YUV处理：FX3014 USB3.0 UVC传输与帧率控制源代码，FPGA实现MIPI CSI RX接收，去Debayer， RGB转

fpgamipicsirx接收去debayer,rgb转yuv,fx3014usb3.0uvc传输与帧率控制源代码，具体架构看图，除dphy物理层外，mipi均为源码sensorimx219mipi源码
kVfINoSzdrt·2024-09-15 19:31

FPGA_mipi

1mipi接口mipi(移动行业处理器接口，是为高速数据传输量身定做的，旨在解决日益增长的高清图像(视频)传输的高带宽要求与传统接口低速率之间的矛盾。采用差分信号传输，在设计时需要按照差分设计的一般规则进行严格的设计。mipi协议提出之际，主要有2个应用，csi(摄像头串行接口)，旨在为高清摄像头和应用处理器之间提供一个高速串行接口，和dsi(显示串行接口)，旨在为应用处理器和显示设备之间提供一个
哈呀_fpga·2024-09-15 19:58

Xilinx 7系列FPGA架构之器件配置（二）

引言：本文我们介绍下7系列FPGA的配置接口，在进行硬件电路图设计时，这也是我们非常关心的内容，本文主要介绍配置模式的选择、配置管脚定义以及如何选择CFGBVS管脚电压及Bank14/15电压。
FPGA技术实战·2024-09-15 15:31

Xilinx 7系列FPGA架构之器件配置（一）

引言：本系列博文描述7系列FPGA配置的技术参考。作为开篇，简要概述了7系列FPGA的配置方法和功能。随后的博文将对每种配置方法和功能进行更详细的描述。
FPGA技术实战·2024-09-15 15:01

FPGA器件在线配置方法概述

目录1.配置电路结构和原理2.ICR控制电路软件3.几种常见的FPGA在线配置方法3.1动态部分重配置（PartialReconfiguration,PR）3.2在系统编程（In-SystemProgramming
fpga和matlab·2024-09-15 14:29

quartus频率计 时钟设置_FPGA021 基于QuartusⅡ数字频率计的设计与仿真

摘要随着科技电子领域的发展，可编程逻辑器件，例如CPLD和FPGA的在设计中得到了广泛的应用和普及，FPGA/CPLD的发展使数字设计更加的灵活。
weixin_39876739·2024-09-15 11:28

quartus pin 分配（三）

已打开Quartus软件，导入设计，写好约束下一步，在Quartus软件的菜单栏打开Assignments中的二级菜单PinPlanner打开改界面即可看到选中的fpga型号，管脚图，封装类型等信息。
落雨无风·2024-09-15 11:57

基于深度学习的农作物病害检测

基于深度学习的农作物病害检测利用卷积神经网络（CNN）、生成对抗网络（GAN）、Transformer等深度学习技术，自动识别和分类农作物的病害，帮助农业工作者提高作物管理效率、减少损失。
SEU-WYL·2024-09-15 06:51

FPGA随记——赛灵思OOC功能

在这里，我们简要介绍一下Vivado的OOC（Out-of-Context）综合的概念。对于顶层设计，Vivado使用自顶向下的全局（Global）综合方式，将顶层之下的所有逻辑模块都进行综合，但是设置为OOC方式的模块除外，它们独立于顶层设计而单独综合。通常，在整个设计周期中，顶层设计会被多次修改并综合。但有些子模块在创建完毕之后不会因为顶层设计的修改而被修改，如IP，它们被设置为OOC综合方式
一口一口吃成大V·2024-09-15 05:18

如何设计实现完成一个FPGA项目

设计并完成一个FPGA项目是一个复杂但非常有价值的工程任务。以下是一个详细的步骤指南，帮助你从零开始完成一个FPGA项目。1.项目定义与需求分析确定项目目标：明确项目要实现的功能和性能指标。
芯作者·2024-09-15 02:53

yolov5单目测距+速度测量+目标跟踪

基于深度学习的方法通常使用卷积神经网络（CNN）来学习从图像到深度图的映射关系。单目测距代码单目测距涉及到坐标转换，代码如下：defconvert_2D_to_3D(point2D,R,
cv_2025·2024-09-14 09:59

零配置初始化流程就一直过不去_ZYNQ UltraScale+ MPSoc FPGA自学笔记-启动加载配置...

前言听说最近秋天的第一杯奶茶挺火的，我得赶紧奋发图强写点东西，好赚点赏钱给妹子买奶茶，各位大佬出手大方点，我怕秋天过去了妹子还没喝上奶茶！言归正传，ZYNQUltraScale+MPSoc的配置过程还是挺复杂的，决定写一篇文章来讲一讲，当然我也是初学，如有错讹请轻轻打左脸。一、配置过程Zynq®UltraScale+™MPSoC同时有PS端和PL端，PS又有两种不同的多核处理器可以运行底层代码或者
weixin_40009026·2024-09-14 08:52

FPGA编程指南: CSU DMA传输

1.将安全流开关配置设置为从DMA源接收，即设置csu.csu_sss_cfg[pcap_sss]为0x5。2.配置并设置CSU_DMA以建立通道和传输，具体编程方法可参考CSUDMA编程部分。-通道类型为DMA_SRC。-设置源地址为位流的地址。-设置大小为以字表示的位流大小。3.等待CSUDMA操作完成，确保源频道的传输已完成。4.清除CSU_DMA中断并确认传输完成，这需要设置csudma.
行者..................·2024-09-14 07:18

探索深度学习的奥秘：从理论到实践的奇幻之旅

从感知机到神经网络1.1感知机的启蒙1.2神经网络的诞生与演进1.3深度学习的崛起二、深度学习的核心魔法：神经网络架构2.1前馈神经网络（FeedforwardNeuralNetwork,FNN）2.2卷积神经网络
小周不想卷·2024-09-13 21:11

卷积神经网络（CNN）详细介绍及其原理详解（二）

接上一文继续;五、全连接层假设还是上面人的脑袋的示例，现在我们已经通过卷积和池化提取到了这个人的眼睛、鼻子和嘴的特征，如果我想利用这些特征来识别这个图片是否是人的脑袋该怎么办呢？此时我们只需要将提取到的所有特征图进行“展平”，将其维度变为1×x1×x1×x，这个过程就是全连接的过程。也就是说，此步我们将所有的特征都展开并进行运算，最后会得到一个概率值，这个概率值就是输入图片是否是人的概率，这个过程
FFmpeg123·2024-09-13 20:04

FPGA案例小程序

FPGA（Field-ProgrammableGateArray，现场可编程门阵列）的应用广泛，因此存在许多不同领域的案例小程序。
BABA8891·2024-09-13 19:34

电源管理芯片4644关键指标及测试方法

工程师可以快速设计出满足FPGA、ASIC和微处理器等多种电压和负载电流要求驱动，ASP4644模块稳压器包括DC/DC控制器、电源开关、电感器和补偿组件，采用BGA封装。
国科安芯·2024-09-13 19:03

TextCNN：文本卷积神经网络模型

目录什么是TextCNN定义TextCNN类初始化一个model实例输出model什么是TextCNNTextCNN（TextConvolutionalNeuralNetwork）是一种用于处理文本数据的卷积神经网（CNN）。通过在文本数据上应用卷积操作来提取局部特征，这些特征可以捕捉到文本中的局部模式，如n-gram（连续的n个单词或字符）。定义TextCNN类importtorch.nnasn
一只天蝎·2024-09-13 07:48

FPGA（Field-Programmable Gate Array，现场可编程门阵列）开发入门

FPGA（Field-ProgrammableGateArray，现场可编程门阵列）开发入门是一个系统且深入的过程，涉及到硬件设计、编程语言、开发工具等多个方面。
MAMA6681·2024-09-13 03:16

机器学习到底是个啥

但最令本渣一听到就仰慕甚至肃然起敬的是当听到卷积神经网络的时候。顿时就有种掉线三十分钟别人都是六神装的感觉。
旷_9b08·2024-09-13 02:52

FPGA 编程基础, 赋值操作符, 运算符使用, 条件表达式, 信号操作方法

1.**赋值符号**：-**"="**：阻塞赋值，即在`always`模块中该语句会被立即执行。-**""**：大于，如果A>B则结果为TRUE，否则为FALSE。-**">="**：大于等于，如果A>=B则结果为TRUE，否则为FALSE。-**"=="**：等于，如果A==B则结果为TRUE，否则为FALSE。-**"!="**：不等于，如果A!=B则结果为TRUE，否则为FALSE。4.**
行者..................·2024-09-13 02:10

深度学习之基于Tensorflow卷积神经网络水果蔬菜分类识别系统

欢迎大家点赞、收藏、关注、评论啦，由于篇幅有限，只展示了部分核心代码。文章目录一项目简介二、功能三、系统四.总结一项目简介  一、项目背景与目标背景：在现代农业、智能零售等领域，自动化分类与识别技术对于提高效率、优化供应链管理具有重要意义。为了响应这一需求，本项目旨在构建一个基于深度学习技术的水果蔬菜分类识别系统。目标：构建一个准确率高、性能稳定的水果蔬菜分类识别模型，利用Tensorflow框架
qq1744828575·2024-09-13 00:25

zobovision随谈H.265/HEVC编码FPGA实现（一）

zobovision随谈H.265/HEVC编码FPGA实现（一）H.265/HEVC出来已有10年，但市场应用难言巅峰，正如古董级的H.264现在仍然大行其道，H.265的全面应用仍有待市场发酵，至少在硬件产品端应用
zobovision·2024-09-12 10:00

(14)时钟专题---＞(014)行波时钟

1.1.1本节目录1）本节目录2）本节引言3）FPGA简介4）行波时钟5）结束语1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。
宁静致远dream·2024-09-12 08:44

探秘3D UNet-PyTorch：高效三维图像分割利器

项目简介3DUNet是2DUNet的三维扩展，其结构保持了卷积神经网络的对称性，采用跳跃连接的方式保留了不同尺度
鲍凯印Fox·2024-09-12 00:18

论文学习笔记 VMamba: Visual State Space Model

当前的视觉模型如卷积神经网络（CNNs）和视觉Transformer（ViTs）在处理大规模视觉任务时展现出良好的表现，但都存在各自的局限性。
Wils0nEdwards·2024-09-11 23:47

《自然语言处理 Transformer 模型详解》

它摒弃了传统的循环神经网络（RNN）和卷积神经网络（CNN）架构，完全基于注意力机制，在机器翻译、文本生成、问答系统等众多任务中取得了卓越的性能。
黑色叉腰丶大魔王·2024-09-11 21:02

卷积神经网络工程实践

小姐姐归来，带着蜜汁微笑，啦啦啦～这次讲的应该是一些成功的神经网络架构，毕竟我们不能总重复造轮子，借鉴很重要AlexNet结构AlexNet的架构如图，有5个卷积层问题1输入是：227×227×3的图像第一层(卷积层1)：96个大小为11×11的滤波器，步长为4问题：卷积层的输出是？*答案：55×55×96问题2问题：这一层的超参数的个数是多少？答案：(11×11×3)×96=35k问题3输入：2
路小漫·2024-09-11 19:15

在Xilinx FPGA上快速实现 JESD204B

此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/C
长弓的坚持·2024-09-11 18:05

【【通信协议之MDIO读写的FPGA实现】】

通信协议之MDIO读写的FPGA实现介绍MAC与PHY之间的通信通过了MDIO的接口与PHY芯片的通信则通过MAC（MediaAccessControl）控制器来实现。
ZxsLoves·2024-09-11 18:05

8B10B编解码及FPGA实现

概述在使用ALTERA的高速串行接口时，GXB模块里硬件实现了8B10B编码，用户只是“傻瓜”式的使用，笔者也一直没有弄清楚。网上搜索了一些学习资料，结合参考文献希望能够对其进行消化。另外，ALTERA现在已经提供8B10BIP，用户可以直接使用，不过有时候为了代码可移植性需要自己写代码实现8B10B编解码，笔者希望在这方面也做些实践。8B10B编码概念基本概念网上可以轻易找到答案，简单的说就是将
weixin_34309435·2024-09-11 17:03

FPGA设计中的电源管理(转载）

过去，FPGA设计者主要关心时序和面积使用率问题。
weixin_30632089·2024-09-11 17:32

深度学习算法在图算法中的应用（图卷积网络GCN和图自编码器GAE）

深度学习算法在图算法中的应用1.图卷积网络（GraphConvolutionalNetworks,GCN）图卷积网络（GCN）是一种将卷积神经网络（ConvolutionalNeuralNetworks
大嘤三喵军团·2024-09-11 12:52

Deep learning for Computer Vision with Python（1）从零开始入门计算机视觉

本书的内容分成三个部分：1.初始阶段初始阶段学习：机器学习、神经网络、卷积神经网络、建立数据集。2.实践阶段实践阶段：深入学习深度学习，理解先进技术，发现最佳实践方式。
Hazelyu27·2024-09-10 16:59

FPGA原型验证手册：第一章-引言：系统验证的挑战（二）

前言本章将建立一些定义，并概述我们正试图通过基于FPGA的原型设计来克服的挑战。我们将探讨基于soc的系统的复杂性及其在验证过程中所面临的挑战。
TrustZone_Hcoco·2024-09-10 09:53

存储器相关问题

存储器、硬件相关问题FPGA探索者题型总结1.存储器1.1分类ROM只读存储器Read-OnlyMemoryRAM随机存取存储器RandomAccessMemorySRAM静态随机存取存储器StaticRandom-AccessMemoryDRAM
远行者223·2024-09-10 09:53

FPGA时序分析

FPGA时序分析1.1亚稳态FPGA中亚稳态【Tsu建立时间】【Th保持时间】【Tmet决断时间】【recovery恢复时间】【removal移除时间】1.2跨时钟域分析CDC跨时钟域处理及相应的时序约束
远行者223·2024-09-10 09:53

微积分在神经架构搜索中的应用

微积分在神经架构搜索中的应用1.背景介绍随着深度学习技术的飞速发展,神经网络模型的复杂度也在不断提高,从最初的简单全连接网络,到如今的卷积神经网络、循环神经网络、注意力机制等各种复杂的神经网络架构。
光剑书架上的书·2024-09-10 03:34

FPGA随记——仿真时钟

一、普通时钟信号：1、基于initial语句的方法：parameterclk_period=10;regclk;initialbeginclk=0;forever#(clk_period/2)clk=~clk;end2、基于always语句的方法：parameterclk_period=10;regclk;initialclk=0;always#(clk_period/2)clk=~clk;二、自
一口一口吃成大V·2024-09-09 20:07
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他