卷积神经网络FPGA

FPGA时钟资源与设计方法——Xilinx(Vivado)

目录1FPGA时钟资源2时钟设计方案1FPGA时钟资源1.时钟资源包括：时钟布线、时钟缓冲器（BUFG\BUFR\BUFIO）、时钟管理器(MMCM/PLL)。
CWNULT·2024-02-08 03:53

linuxptp的接口函数列举

这个系统框图是基于Linux操作系统的，纯FPGA的1588实现就不介绍了。硬件层：硬件层
就是个linux工程师·2024-02-08 02:53

【前沿技术杂谈：深度学习新纪元】探索人工智能领域的革命性进展

【前沿技术杂谈：深度学习新纪元】探索人工智能领域的革命性进展深度学习的进展深度学习的基本原理和算法深度学习的历史发展神经网络的基本构成神经元层次结构激活函数关键技术和算法反向传播算法卷积神经网络（CNN
jcfszxc·2024-02-08 02:48

探秘深度学习的巅峰之作：ResNet101与其在图像识别领域的革命性应用

引言深度学习和图像识别的世界已经被深度卷积神经网络的引入所革命化，而在这些网络中，ResNet101架构作为一个重要的里程碑脱颖而出。本文旨在详细探讨ResNet101架构、其设计、功能和应用。
程序员Chino的日记·2024-02-07 22:47

fpga verilog需要注意的一些代码规范以及易错点

fpga里面乘法符号*一个周期是算不出来的，所以例如data*3可用data+data+data代替，加法可在一个周期内算完，才会保证不出错误
一枚清澈愚蠢的研究生·2024-02-07 22:30

FPGA学习笔记

组合逻辑定义wire时序逻辑定义reg有个信号特例也用reg没听清是什么if判断，如果if后面只有一条语句，可以不加beginend，如果有多条语句，要加beginend如果是在always里面赋值，那么需要写reg如果是在assign里面赋值，，就可以不写reg例如outoutreg[3:0]led;在always里面赋值变量的赋值都是在时钟上升沿进行的，复位一般是高电平，所以在下降沿复位，复位
一枚清澈愚蠢的研究生·2024-02-07 22:28

卷积神经网络算法分子对接软件-gnina的编译安装

卷积神经网络算法分子对接软件-gnina的编译安装文章目录卷积神经网络算法分子对接软件-gnina的编译安装前言gnina（读作NEE-na）是一款源于AutoDockVina及smina的开源分子对接软件
Blockbuater_drug·2024-02-07 20:57

【计算机视觉】目标检测 |滑动窗口算法、YOLO、RCNN系列算法

一、概述首先通过前面对计算机视觉领域中的卷积神经网络进行了解和学习，我们知道，可以通过卷积神经网络对图像进行分类。如果还想继续深入，会涉及到目标定位(objectlocation)的问题。
Yaoyao2024·2024-02-07 18:08

【毕业设计选题】基于深度学习的学生课堂行为检测算法系统 YOLO python 卷积神经网络 人工智能

目录前言设计思路一、课题背景与意义二、算法理论原理2.1深度卷积神经网络2.2YOLOv5算法三、检测的实现3.1数据集3.2实验环境搭建3.3实验及结果分析实现效果图样例最后前言大四是整个大学期间最忙碌的时光
Mini_hailang_IT·2024-02-07 17:37

李沐《动手学深度学习》注意力机制

动手学深度学习》线性神经网络softmax回归李沐《动手学深度学习》多层感知机模型概念和代码实现李沐《动手学深度学习》多层感知机深度学习相关概念李沐《动手学深度学习》深度学习计算李沐《动手学深度学习》卷积神经网络相关基础概念李沐
丁希希哇·2024-02-07 16:27

多维时序 | MATLAB实现基于CNN-LSSVM卷积神经网络-最小二乘支持向量机多变量时间序列预测

多维时序|MATLAB实现基于CNN-LSSVM卷积神经网络-最小二乘支持向量机多变量时间序列预测目录多维时序|MATLAB实现基于CNN-LSSVM卷积神经网络-最小二乘支持向量机多变量时间序列预测预测效果基本介绍程序设计参考资料预测效果基本介绍
机器学习之心·2024-02-07 14:17

X310 和 子板，中心频率

X310XilinxKintex-7XC7K410TFPGA14bit200MS/sADC16bit800MS/sDACFrequencyrange:DC-6GHzwithsuitabledaughterboardUp160MHzbandwidthperchannelTwowide-bandwidthRFdaughterboardslotsOptionalGPSDOMultiplehigh-spe
东枫科技·2024-02-07 13:05

CVPR 2023: SFD2 Semantic-Guided Feature Detection and Description

学习特征:这些特征是使用深度学习技术（例如卷积神经网络(CNN)）从数据中自动学习的。它们可以捕捉像素之间更复杂的关系，并有可能获得更好的性能，但计算成本可能很高。语义
结构化文摘·2024-02-07 12:20

深度 | 从各种注意力机制窥探深度学习在NLP中的神威

它们可以实现语言建模、情感分析、机器翻译、语义解析等非常多的任务，这些序列建模任务可以使用循环神经网络、卷积神经网络甚至近来比较流行的Transformer。
机器学习算法那些事·2024-02-07 12:18

【代码分享】基于RIME-CNN-LSTM-Attention（霜冰算法优化卷积神经网络融合注意力机制）的时间序列回归预测

程序名称：基于RIME-CNN-LSTM-Attention（霜冰算法优化卷积神经网络融合注意力机制）的多变量回归预测实现平台：matlab代码简介：霜冰优化算法（RIME）是一项2023年发表于SCI
电力系统爱好者·2024-02-07 11:39

高级FPGA开发之基础协议PCIe(二)

高级FPGA开发之基础协议之PCIe（二）一、TLP报文类型在PCIe总线中，存储器读写、I/O读写和配置读写请求TLP主要由以下几类报文组成：1.1存储器读请求TLP和读完成TLP当PCIe主设备（RC
北京不北·2024-02-07 11:30

故障诊断 | 一文解决，TCN时间卷积神经网络模型的故障诊断（Matlab）

效果一览文章概述故障诊断|一文解决，TCN时间卷积神经网络模型的故障诊断（Matlab）模型描述时间卷积神经网络（TCN）是一种用于序列数据建模和预测的深度学习模型。
机器学习之心·2024-02-07 11:27

计算机设计大赛 深度学习+python+opencv实现动物识别 - 图像识别

文章目录0前言1课题背景2实现效果3卷积神经网络3.1卷积层3.2池化层3.3激活函数：3.4全连接层3.5使用tensorflow中keras模块实现卷积神经网络4inception_v3网络5最后0
iuerfee·2024-02-07 09:20

LabVIEW FPGA PCIe开发讲解-7.7节：上位机PC端Memory应用程序开发（LabVIEW/C调用DLL文件，神电提供lvlib库）

当FPGA硬件被系统识别成功后，我们就可以编写一个上位机PC端的应用程序来与之通信，比如用来监控下位机FPGA前面板上的控件值或者下发控制指令给FPGA了。
神电测控·2024-02-07 08:15

第12章：实践版OpenMIPS处理器设计与实现

12.1实践版OpenMIPS处理器的设计目标但在实际应用中，程序的体积可能非常大，指令存储器不能集成在FPGA内部了，一般使用FPGA芯片外部的Flash作为指令存储器，同理，一般使用FPGA芯片外部的
tanfuz·2024-02-07 07:26

神经网络 | CNN 与 RNN——深度学习主力军

本文主要将卷积神经网络（CNN）和循环神经网络（RNN）这两个深度学习主力军进行对比。我们知道，从应用方面上来看，CNN用于图像识别较多，而RNN用于语言处理较多。
半亩花海·2024-02-07 07:18

JTAG 标准IEEE STD 1149.1-2013学习笔记（一·）Test logic architecture、Instruction register以及Test data registers

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。
雪天鱼·2024-02-07 07:55

回归预测 |POA-CNN-SVM鹈鹕算法优化卷积神经网络-支持向量机多变量回归预测 Matlab实现

更多Matlab完整代码及仿真定制内容点击智能优化算法神经网络预测雷达通信无线传感器电力系统信号处理图像处理路径规划元胞自动机无人机内容介绍摘要本文提出了一种基于鹈鹕算法优化卷积神经网络结合支持向量机（
前程算法matlab屋·2024-02-07 05:27

1.3 Verilog 环境搭建详解教程

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave
二当家的素材网·2024-02-07 05:43

向量，矩阵和张量的导数 | 简单的数学

前段时间看过一些矩阵求导的教程，在看过的资料中，尤其喜欢斯坦福大学CS231n卷积神经网络课程中提到的Erik这篇文章。循着他的思路，可以逐步将复杂的求导过程简化、再简化，直到发现其中有规律的部分。
橘子学AI·2024-02-07 04:31

【INTEL（ALTERA）】为什么在编译 HDMI 英特尔® FPGA IP设计示例 VHDL 变体时看到错误 （13879）？

说明由于英特尔®Quartus®PrimeProEdition软件版本23.2存在一个问题，您在编译HDMI英特尔®FPGAIP设计示例的VHDL变体时可能会看到以下错误：错误（13879）：VHDL绑定指示
神仙约架·2024-02-07 04:25

深度学习的进展

深度学习近年来的进展在各个领域均展现出非凡的实力，以下将进一步详述几个关键领域的具体突破和应用：1.计算机视觉图像分类与识别：随着深度卷积神经网络的发展，如AlexNet、VGG、Inception系列
李建军·2024-02-07 01:20

Swin-UMamba：结合基于ImageNet的预训练和基于Mamba的UNet模型

然而，现有方法在建模长距离全局信息方面面临挑战，其中卷积神经网络（CNNs）受限于其局部感受野，而视觉转换器（ViTs）则受到其注意力机制高二次复杂度的困扰。
AI浩·2024-02-06 22:52

Swin-Unet： Unet-like Pure Transformer forMedical Image Segmentation（用于医学图像分割的纯U型transformer）

Unet-likePureTransformerforMedicalImageSegmentation_unet-likepuretransformer-CSDN博客方便自己学习摘要：在过去的几年中，卷积神经网络
我在努力学习分割（禁止说我水平差）·2024-02-06 22:52

最新模型VMamba：颠覆视觉Transformer，下一代主流Backbone？

VisualStateSpaceModel论文作者：YueLiu,YunjieTian,YuzhongZhao,HongtianYu,LingxiXie,YaoweiWang,QixiangYe,YunfanLiu1.摘要卷积神经网络
深蓝学院·2024-02-06 21:39

Vivado FIR IP核的使用

⭐️作者简介：小瑞同学，主要学习FPGA、信号处理、通信等。个人主页：小瑞同学的博客主页个人信条：越努力，越幸运！
hi小瑞同学·2024-02-06 20:09

vivado中IP核调用方法简介

、常用IP核调用方法案例2.1FIFOIP核2.2UARTIP核2.3DDR3IP核2.4PLLIP核2.5AXIGPIOIP核三、总结Vivado是Xilinx公司推出的一款集成化设计环境，可以用于FPGA
Simuworld·2024-02-06 20:37

Vivado Digilent IP核

最近在做FPGA的视频处理，学习中看见大佬使用现成的IP核会方便很多，其中就包括DynamicclockgeneratorIP核，根据视频分辨率不同产生动态时钟脉冲的IP核，可以说是相当的方便了，Dynamic
艾利芬特·2024-02-06 20:37

阿里云异构计算类云服务器介绍（GPU云服务器、FPGA云服务器等）

阿里云异构计算云服务器产品可为用户提供了软件与硬件结合的完整服务体系，助力您在人工智能业务中实现资源的灵活分配、弹性扩展、算力的提升以及成本的控制。异构计算类云产品包括GPU云服务器、神龙AI加速引擎AIACC、AI分布式训练通信优化库AIACC-ACSpeed、AI训练计算优化编译器AIACC-AGSpeed、集群极速部署工具FastGPU、GPU容器共享技术cGPU、弹性加速计算实例EAIS和
阿里云最新优惠和活动汇总·2024-02-06 20:28

2018-04-15 FPGA Kernel Log

AMDprintf我们在kernel中增加了#pragmaOPENCLEXTENSIONcl_amd_printf:enable，以便在kernel中通过printf函数进行debug，这是AMD的一个扩展。printf还可以直接打印出float4这样的向量，比如printf(“%v4f”,vec)。#pragmaOPENCLEXTENSIONcl_amd_printf:enable__kerne
七点水Plus·2024-02-06 18:14

FPGA快速入门路径

适合新手的FPGA入门路径总体路径规划基础学习-verilog语言verilog语言学习，推荐verilog数字系统设计一书，讲解比较详实和全面。
zuoph·2024-02-06 18:14

FPGA-学习路径（更新中）

目前我还在入门FPGA，我想写下我的学习路径，仅供参考，希望帮到更多的人，也希望大家多多指教。
班花i·2024-02-06 18:14

FPGA学习笔记

FPGA和ASICFPGA（FieldProgrammableGateArray）现场可编程逻辑门阵列，ASIC(ApplicationSpecificIntegratedCircuit)即专用集成电路
橙橙养乐多·2024-02-06 18:11

数字电路实验二：FPGA实验箱内置单脉冲测试、数码管基础测试、74LS197产生8421码循环测试信号、实现8421码-＞格雷码译码器、3-8译码器、设计改进实现48译码器a段显示译码电路

数字电路实验报告二实验环境与仪器实验环境实验时间：2022.11.10地点：教学大楼A412气温：22℃实验仪器示波器/逻辑分析仪MSO5354FPGA实验箱元器件目录第一组数字电路实验报告二参与者一、
thinkerhui·2024-02-06 16:12

数字电路实验1:4联装7段数码管管脚功能、传统实验箱非门延迟、fpga各种虚拟门特性及边沿检测器

软件工程学院目录第一组数字电路实验报告一一、实验室环境与仪器1.实验环境2.实验仪器二、实验内容（1）测量4联装7段数码管管脚功能（2）测量74LS00与非门管脚功能与门延迟（使用传统实验箱）（3）74LS197产生测试信号（使用FPGA
thinkerhui·2024-02-06 16:41

基于BP神经网络 粒子群优化BP神经网络 CNN卷积神经网络 LSTM 长短期记忆神经网络

基于BP神经网络粒子群优化BP神经网络CNN卷积神经网络LSTM长短期记忆神经网络ELMAN递归神经网络BiLSTM双向长短期记忆遗传算法神经网络七种神经网络回归预测算法汇总（基于Matlab实现）特殊要求
chBbzEkkf·2024-02-06 15:53

基于CNN+LSTM深度学习网络的时间序列预测matlab仿真

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1卷积神经网络（CNN）4.2长短时记忆网络（LSTM）4.3CNN+LSTM网络结构5.算法完整程序工程1.算法运行效果图预览
简简单单做算法·2024-02-06 14:42

基于CNN卷积网络的MNIST手写数字识别matlab仿真,CNN编程实现不使用matlab工具箱

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1卷积神经网络（CNN）4.2损失函数和优化5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本matlab2022a3
简简单单做算法·2024-02-06 14:11

计算机设计大赛 深度学习+opencv+python实现车道线检测 - 自动驾驶

文章目录0前言1课题背景2实现效果3卷积神经网络3.1卷积层3.2池化层3.3激活函数：3.4全连接层3.5使用tensorflow中keras模块实现卷积神经网络4YOLOV56数据集处理7模型训练8
iuerfee·2024-02-06 09:19

计算机设计大赛 深度学习+opencv+python实现昆虫识别 -图像识别 昆虫识别

文章目录0前言1课题背景2具体实现3数据收集和处理3卷积神经网络2.1卷积层2.2池化层2.3激活函数：2.4全连接层2.5使用tensorflow中keras模块实现卷积神经网络4MobileNetV2
iuerfee·2024-02-06 09:17

vivado在线调试、在线抓波形方法

7、点击program下载到FPGA，双
千寻xun·2024-02-06 08:18

【基于FPGA的可调数字钟设计】

基于FPGA的可调数字钟设计前言一、设计要求二、实现过程1.总体设计思想2.设计模块分析三、系统调试结语前言近年来由于美国对我国芯片行业的封锁，我国芯片行业迎来了一波发展的浪潮，FPGA这款小众而又实用的芯片也被划在制裁名单中
青柠味汽水·2024-02-06 08:48

VIVADO烧录之FLASH W25Q128JVSIQ

平台：vivado2017.4FPGA芯片：XC7K325T-2FFG676Flash芯片：w25q128jvsiq简言在使用vivado开发工具进行固化程序时需要注意在vivado自带的flash器件库中
逾越TAO·2024-02-06 08:48

Xilinx 黑金ZYNQ开发板AX7020，利用VIVADO进行FPGA程序烧录

参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。（1）创建工程，步骤与SDK实验篇中的步骤一致；配置PS端时应该可以只选需要的加载方式，如QSPI或者SD，我目前是两种都勾选了，但是只用了QSPI方式。第一章，1.2.（1）-1.2.（11）00：00（2）通过“RunBlockAutomation”完成端口导出，连接FCLK_CLK0到M_AXI_GP0_ACLK，然后保存，创建
weixin_48793386·2024-02-06 08:18

FPGA学习记录-Vivado工程创建、仿真、编译

目录前言工程创建工程仿真引脚配置编译前言本系列文章作为对特权同学《深入浅出玩转FPGA》课程学习的记录，对课程内容进行总结，比记录遇到的问题与解决办法，以此见证个人FPGA学习历程。
zoeybbb·2024-02-06 08:17
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他