时序异常检测第59页

时序数据库 IoTDB 发布端边云原生解决方案，有效优化工业互联网数据上传时效与资源消耗...

大会主论坛中，时序数据库IoTDB发表其自研建立的端边云原生解决方案，该方案可实现端侧设备、边缘服务器、数据中心数据的协同汇聚，达到数据实时上传、带宽成本控制、与多终端同步管理。

Apache IoTDB·2023-09-21 11:44

Prometheus 基础入门

一.PrometheusPrometheus是由SoundCloud开发的开源监控报警系统和时序列数据库(TSDB)。

xiaoleinb·2023-09-21 10:54

使用MASA Stack+.Net 从零开始搭建IoT平台第五章使用时序库存储上行数据

前言我们可以将设备上行数据存储到关系型数据库中，我们需要两张带有时间戳的表（最新数据表和历史数据表），历史数据表存储所有设备上报的数据，最新数据表需要存储设备最新一条上报数据，这条最新数据相当于设备的当前状态。然后展示的时候只展示最新一条数据的状态，报表查询可以按照设备id和时间从历史数据表查询汇总。这样是可以的，但是我们的最新数据表需要被频繁的更新，数据量少的时候没问题。但数据量大，并发高的时候

·2023-09-21 09:30

prometheus+grafana搭建监控系统

适合监控docker容器，因为k8s的流行带动了Prometheus的发展；时间序列数据：按照时间顺序记录系统、设备状态变化的数据被称为时序数据；时间序列数据特点性能好：关系型数据库对于大规模数据的处理性能糟糕

当个老六·2023-09-21 06:07

8 FPGA时序约束实战篇之主时钟约束

约束主时钟在这一节开讲之前，我们先把wave_gen工程的wave_gen_timing.xdc中的内容都删掉，即先看下在没有任何时序约束的情况下会综合出什么结果？

张海军2013·2023-09-21 06:49

VHDL菜鸟入门到精通之激励文件编写

目录一、概览二、激励文件结构三、样例3.1组合逻辑3.2时序逻辑四、常用编写4.1时钟信号4.2延时4.3循环4.4进程一、概览二、激励文件结构VHDL激励文件结构和设计文件较为类似，下面以3-8译码器的激励文件对结构进行说明

知识充实人生·2023-09-21 06:49

FPGA时序约束（五）衍生时钟约束与I/O接口约束

系列文章目录FPGA时序约束（一）基本概念入门及简单语法FPGA时序约束（二）利用Quartus18对Altera进行时序约束FPGA时序约束（三）时序约束基本路径的深入分析FPGA时序约束（四）主时钟

贾saisai·2023-09-21 06:19

9 FPGA时序约束实战篇之衍生时钟约束

约束衍生时钟系统中有4个衍生时钟，但其中有两个是MMCM输出的，不需要我们手动约束，因此我们只需要对clk_samp和spi_clk进行约束即可。约束如下：create_generated_clock-nameclk_samp-source[get_pinsclk_gen_i0/clk_core_i0/clk_tx]-divide_by32[get_pinsclk_gen_i0/BUFHCE_

张海军2013·2023-09-21 06:19

FPGA时序约束与分析

目录1时序约束概述1.1什么是时序约束1.2为什么要做时序约束1.3时序约束的基本路径1.4时序约束的基本流程1.5时序约束的主要方法参考书吴厚航的《FPGA时序约束与分析》1时序约束概述1.1什么是时序约束对系统延时

☆柒⑦☆·2023-09-21 06:48

FPGA 时序约束二：创建时钟和时钟不相关约束

创建时钟是针对代码中主时钟而言，创建时钟之前需要知道代码中的主时钟都是什么，可以在综合以后，打开综合，然后在TCL中输入命令：report_clock_networks–namemynetwork确定了主时钟，就可以对其创建时钟周期约束：情形1：主时钟之间有明确的相位关系-waveform不仅确定了时钟的占空比，也确定了时钟之间的相位关系。（1）clka频率为200Mhz,等占空比。（初始化为1，

yundanfengqing_nuc·2023-09-21 06:48

FPGA时序约束与分析（3）--- 时钟约束create_clock --- 虚拟时钟

虚拟时钟定义在一些时序路径中，一些引脚上的数据信号，其同步时钟只存在于外部芯片，并不存在于FPGA器件内。

swang_shan·2023-09-21 06:42

FPGA时序约束之时钟约束

转自：https://cloud.tencent.com/developer/article/1533419此外可以参考：https://blog.csdn.net/huan09900990/article/details/77163970https://blog.csdn.net/u012176730/article/details/54412323毋庸置疑，create_clock是最基本、最

朽木白露·2023-09-21 06:42

FPGA时序约束篇之时序分析与时序约束的作用

FPGA时序约束篇之时序分析与时序约束的作用一、写在前面二、名词解释三、举个栗子3.1降低时钟频率3.2提升时钟频率END一、写在前面在每个初学者学习FPGA设计时，都会听前辈说：时序约束对FPGA

锅巴不加盐·2023-09-21 06:40

FPGA时序约束理论之时钟周期约束（5）

1.时钟周期约束：对时钟的周期进行约束。2.vivado中时钟约束指令：create_clock使用create_clock来创建时钟周期约束，使用方法：create_clock-name-period-waveform{}[get_ports]值得注意的是，这里的时钟必须是主时钟primaryclock。主时钟通常有两种情况：一种是由外部时钟源提供，另外一种是告诉收发器的时钟提供。如何查看主时钟

蜗牛冲冲冲·2023-09-21 06:10

基于FPGA的时序分析-主时钟与虚拟时钟约束

文章目录主时钟概念主时钟约束语法设计时钟识别1）时钟网络报告2）时序确认报告主时钟约束实例虚拟时钟概念虚拟时钟的应用场景虚拟时钟约束实例主时钟概念主时钟通常是FPGA以外的板级时钟（晶振、数据传输的同步时钟

PPRAM·2023-09-21 06:07

FPGA设计时序约束一、主时钟与生成时钟

目录一、主时钟create_clock1.1定义1.2约束设置格式1.3Addthisclocktotheexistingclock1.4示例1.5差分信号二、生成时钟generate_clock2.1定义2.2格式2.2.1byclockfrequency2.2.2byclockedges2.2.3示例2.2.4自动生成时钟2.2.5重命名生成时钟一、主时钟create_clock1.1定义主时

知识充实人生·2023-09-21 06:06

【论文阅读 09】融合门控自注意力机制的生成对抗网络视频异常检测

当前的挑战之一是如何提高异常检测的准确性，这需要有效地建模视频数据的空间维度和时间维度信息。生成对抗网络（GANs）因其结构优势而被广泛应用于视频异常行为检测。

不菜不菜·2023-09-21 06:05

学习笔记|模数转换器|ADC原理|STC32G单片机视频开发教程（冲哥）|第十七集：ADC采集

手册说明：2.STC32G单片机ADC使用原理19.1.1ADC控制寄存器（ADC_CONTR)19.1.2ADC配置寄存器（ADCCFG)19.1.4ADC时序控制寄存器（ADCTIM）19.3ADC

打酱油的工程师·2023-09-21 05:31

Level Shift的影响及使用及位置

H2LLevelShift的supplyVoltage是VDDL，如果放在HighVoltage就需要将VDDL的powerrailroute到VDDHdomain如果高低电压差别不大，对VDDL的cell的时序影响可接受

cy413026·2023-09-21 04:18

MIPI的DSI接口(协议/时序/时钟计算) DPHY/CPHY

1.DPHY下的DSI接口可以参考以下几篇文章：液晶接口系列——MIPI之DSI协议讲解_carolven的博客-CSDN博客_dsi接口文章目录参考链接总述接口定义DSI分层物理层：通道管理层协议层应用层DSI支持的液晶类型DSI液晶屏的三种传输模式结语参考链接[笔记分享][Display]MIPI协议之DSIMIPI_DSI协议简要介绍别人的MIPI自学笔记[笔记分享][Display]MIP

cy413026·2023-09-21 04:47

十一、DS18B20温度传感器

十一、DS18B20温度传感器介绍单总线模块代码DS18B20模块代码温度读取主函数温度报警器主函数介绍单总线时序结构初始化：主机将总线拉低至少480us，然后释放总线，等待15~60us后，存在的从机会拉低总线

等你看日出·2023-09-21 02:24

AUTOSAR汽车电子嵌入式编程精讲300篇-车载CAN总线网络的异常检测（续）

目录车载CAN总线网络异常检测技术3.1车载CAN总线网络异常检测技术概述3.1.1基于统计的异

格图素书·2023-09-20 23:07

TCP/IP协议栈在Linux内核中的运行时序分析

本文主要是讲解TCP/IP协议栈在Linux内核中的运行时序，文章较长，里面有配套的视频讲解，建议收藏观看。

Linux服务器开发·2023-09-20 22:51

软件项目管理【UML-类图】

一般说来，在UML图中，只要掌握类图、用例图、时序图的使用，就能完成大部分的工作。也就是说，掌握UML的20%，就能做80%的事情。对于程序员来说，最频繁使用的莫过于类图。

尽-欢·2023-09-20 20:10

时间序列异常检测算法盘点：统计方法、预测方法、有监督学习、深度学习、业务指标异常检测

一文了解时间序列异常检测/背景介绍/时间序列异常检测是一个经典的问题。「时间序列」是指某一个指标按照时间的统计或者观测而成的数列。

BizSeer必示科技·2023-09-20 19:24

【STM32】驱动DHT11（CubeMX配置）（HAL库）

DHT11时序逻辑：CubeMX配置：DHT11.c程序：#include"stm32f1xx.h"#include"tim.h"#include"dht11.h"uint8_tData[5]={0x00,0x00,0x00,0x00,0x00

GalaxyerKw·2023-09-20 19:17

从采集到存储：时序数据库到底怎么处理时间？

设备和传感器时序数据库，直观感受，应该管理的是一条一条的时间序列，每条时间序列是个基本的单位。比如某个风速传感器随着时间采集的数据，就构成了一条时间序列。一个传感器不会凭空存在，通常都是要对一个事物

铁头乔·2023-09-20 19:09

时序数据库timescaleDB安装

参考链接：时序数据库timescaleDB安装：http://www.lwops.cn/thread-300-1-1.html本环境在Centos7.5采用编译安装的方式，主要介绍PostgreSQL11.7

寰宇001·2023-09-20 19:09

时序数据库：TimescaleDB的安装

方法失败安装好cmake3.4+下载源码执行bootstrap添加动态库参数创建拓展概述TimescaleDB是由PostgreSQL支持的开源时间序列数据库，昨晚PG插件的形式存在，如果要使用到相关时序的功能

云平_Stephen·2023-09-20 19:09

TDengine 入门教程①——时序数据库简单介绍和产品对比

文章目录一、前文二、时序数据库特点三、产品对比一、前文TDengine入门教程——导读二、时序数据库特点时序数据库主要应用在物联网场景中，存储物联网设备上报的数据。

小康师兄·2023-09-20 19:08

从一到无穷大 #16 ByteSeries，思考内存时序数据库的必要性

引言在[3]中我基于Gorilla讨论了时序数据库设置cache的可行性，最后得出结论：RAM去换实时查询的高效，显著增加成本的同时增加系统复杂性。

李兆龙的博客·2023-09-20 19:37

时序数据库 TimescaleDB 安装与使用

TimescaleDB是一个时间序列数据库，建立在PostgreSQL之上。然而，不仅如此，它还是时间序列的关系数据库。使用TimescaleDB的开发人员将受益于专门构建的时间序列数据库以及经典的关系数据库(PostgreSQL)，所有这些都具有完整的SQL支持。本文介绍TimescaleDB的CentOS7环境源码编译安装与使用。01源码安装安装TimescaleDB之前确保你的机器上已经安装

王清欢Randy·2023-09-20 19:37

时序预测 | MATLAB实现NGO-GRU北方苍鹰算法优化门控循环单元时间序列预测

时序预测|MATLAB实现NGO-GRU北方苍鹰算法优化门控循环单元时间序列预测目录时序预测|MATLAB实现NGO-GRU北方苍鹰算法优化门控循环单元时间序列预测预测效果基本介绍程序设计参考资料预测效果基本介绍

机器学习之心·2023-09-20 17:59

11:STM32---spl通信

目录一:SPL通信1:简历2:硬件电路3:移动数据图4:SPI时序基本单元A:开/终条件B:SPI时序基本单元A:模式0B:模式1C:模式2D:模式3C:SPl时序A:发送指令B:指定地址写C:指定地址读二

菜鸟-01·2023-09-20 14:02

八、实时时钟

八、实时时钟简介时钟芯片模块代码可调时钟简介引脚定义和应用电路我们的开发板没有备用电池寄存器定义时序定义在时钟的上升沿，IO口的数据被写入到芯片中，在下降沿，芯片就会将数据输出。

等你看日出·2023-09-20 14:51

W25Q16_Flash手册总结

文章目录前言一、概述&特点1、概述W25Q16BV1、特点2、引脚说明3、内部结构示意图4、操作指令5、操作示例时序图1、写入启用指令：WriteEnable（06h）2、读取状态寄存器指令：ReadStatusRegister

混子王江江·2023-09-20 13:32

HY57V561620FTP_SDRAM文档总结

、SDRAM分类二、HY57V561620FTP1、描述1、内存划分2、特征3、引脚说明4、内部结构介绍5、交流特性6、可能涉及到的命令组合2、SDRAM具体操作流程1、整体状态图2、SDRAM指令及时序图

混子王江江·2023-09-20 13:27

论文笔记：Clustering and Unsupervised Anomaly Detection with L2 Normalized Deep Auto-Encoder Represent...

论文思想：在Auto-Encoder的训练中，加入一个L2normalizationconstraint，利用提取到特征用k-means进行聚类或者异常检测工作，都取得了更好的效果。

melo4·2023-09-20 13:15

异常检测开源数据集汇总

LAD视频序列异常检测数据集下载链接：http://suo.nz/35AL1ZLarge-scaleAnomalyDetection(LAD)是一个用于对视频序列中的异常检测进行基准测试的数据库，它具有两个方面的特点

极市平台·2023-09-20 12:03

FPGA原理与结构（0）——目录与传送门

可编程逻辑块CLB可配置逻辑块CLB（ConfigurableLogicBlock）是xilinx系类FPGA的基本逻辑单元（在各系列中CLB可能有所不同，以下我们主要讨论Xilinx7系类），是实现时序逻辑电路和组合逻辑电路的主要逻辑资源

apple_ttt·2023-09-20 09:43

【论文阅读 08】Adaptive Anomaly Detection within Near-regular Milling Textures

2013年，太老了，先不看比较老的一篇论文，近规则铣削纹理中的自适应异常检测1Abstract在钢质量控制中的应用，我们提出了图像处理算法，用于无监督地检测隐藏在全局铣削模式内的异常。

不菜不菜·2023-09-20 09:40

MatrixDB数据库学习——筑梦之路

MatrixDB简介MatrixDB是全球首款同时支持在线事务处理（OLTP）、在线分析处理（OLAP）和物联网时序应用的超融合型分布式数据库产品，具备严格分布式事务一致性、水平在线扩容、安全可靠、成熟稳定

筑梦之路·2023-09-20 05:55

支付通道简述

chapter=7_4JSAPI时序图支付结果，两种方式异步通知定时查询3、支付宝支付官方文档：小程序文档-支付宝文档中心手机网站支付时序图支付结果，两

xixingzhe2·2023-09-20 03:02

【特征处理】数据平滑处理

它的实现原理很简单，就是指定一个长度大小为奇数的窗口，使用窗口中所有数据的平均值来替换中间位置的值，然后平移该窗口，平移步长为1，继续重复上述操作，直至滑动到时序数据的末尾，如此一来，对时序数据的过滤操作就结束了

人工智·2023-09-20 03:01

YOLOv8『小目标』检测指南

前言目前博主课题组在进行物体部件的异常检测项目，项目中需要先使用YOLOv8进行目标检测，然后进行图像切割，最后采用WinCLIP模型进行部件异常检测但是在实际操作过程中出现问题，YOLOv8模型目标检测在大目标精确度不错

ReturnTmp·2023-09-20 01:53

异常检测方法-MAD

绝对中位差（MAD，medianabsolutedeviation）方法是近年来受到青睐的异常值检测方法。MAD定义为，一元序列Xi同其中位数偏差的绝对值的中位数（deviation，偏差本身有正有负）：假定数据服从正态分布，我们让异常点（outliers）落在两侧的50%的面积里，让正常值落在中间的50%的区域里：正态分布下，±0.67449包含50%面积，而1/0.67449≈1.4826，因

Rnan-prince·2023-09-20 01:29

【MATLAB】计算最大8小时内滑动平均

计算臭氧(O3\text{O}_3O3)最大8小时内滑动平均文章目录计算臭氧(O3\text{O}_3O3)最大8小时内滑动平均1题目：2数据3代码：背景：同学在参加研究生数学建模比赛时需要对某时序数据求最大

春风惹人醉·2023-09-19 23:53

多维时序预测 | Matlab基于贝叶斯算法(bayes)优化卷积神经网络-长短期记忆网络(CNN-LSTM)多变量时间序列预测

文章目录效果一览文章概述部分源码参考资料效果一览文章概述多维时序预测|Matlab基于贝叶斯算法(bayes)优化卷积神经网络-长短期记忆网络(CNN-LSTM)多变量时间序列预测评价指标包括:MAE、

前程算法屋·2023-09-19 22:11

天宇微纳芯片ic测试软件如何测试芯片上下电功能？

因此在芯片的研发设计中，企业会对芯片的上下电有严格的要求，包括上下电的时序，斜率等，不合理的设计往往会引起芯片上电无法启动、芯片逻辑混乱等异常情况。

纳米软件Namisoft·2023-09-19 20:01

R：应用时间序列分析--基于R（2）第二章时间序列的预处理

第二章时间序列的预处理2.1平稳序列的定义2.1.1特征统计量2.1.2平稳时间序列的定义严平稳宽平稳2.1.3平稳时间序列的统计特征2.1.4平稳时间序列的意义2.2平稳性检验***2.2.1时序图检验自相关图检验

HarryStudyPython_ing·2023-09-19 19:19

推荐频道

时序异常检测