牛客Verilog习题集

牛客周赛 Round 5 解题报告 | 珂学家 | 思维场

前言剑，和茶一样，只有细细品味，才能理解它的风雅。整体评价挺难的一场比赛，C题差点点错科技树(想着用DsuOnTree),D题开始上难度，但是只是分析其实就是一个区间求交集的脑筋急转弯，E题盲猜是菊花图。A.游游的字母变换模拟题吧，把大字字母变成下一位，小写字母前一位importjava.io.BufferedInputStream;importjava.util.Scanner;publiccl
珂朵莉MM·2024-01-17 04:29

牛客周赛 Round 6 解题报告 | 珂学家 | 数学场

前言一切都是命运的安排。整体评价这场整体感觉有点简单，D题感觉不错，E题应该是超纲了。整场还是偏数学，个人还是喜欢Round4/Round5.A.游游的数字圈简单模拟题0,6,9对应一个圆圈8对应2个圆圈importjava.io.BufferedInputStream;importjava.util.Scanner;publicclassMain{publicstaticvoidmain(Str
珂朵莉MM·2024-01-17 04:29

牛客周赛 Round 4 解题报告 | 珂学家 | 数学 + 思维 + 并查集

前言剑，和茶一样，只有细细品味，才能理解它的风雅。题解上周的比赛相对简单，结果今天上强度了，不光题目变难了，而且题数还变多了，稍稍感觉有些吃力。B,D偏数学，C感觉很特别，有明显的分段性，E是大模拟，有着明显的并查集痕迹。A.游游的字符串构造“you”的字符串不存在特殊性。因此先构建k个连续的“you”，后续添加重复的y字符即可。importjava.io.BufferedInputStream;
珂朵莉MM·2024-01-17 04:59

牛客周赛 Round 28 解题报告 | 珂学家 | 组合数学 + 离散化&树状数组

前言整体评价还是E稍微有点意思，新周赛好像比预期要简单一些,_.欢迎关注珂朵莉牛客周赛专栏珂朵莉牛客小白月赛专栏A.小红的新周赛思路:模拟#includeusingnamespacestd;intmain
珂朵莉MM·2024-01-17 04:56

牛客周赛 Round 11 解题报告 | 珂学家 | 线性dp+大剪枝

2023秋招—数据开发面经—美的今天滴滴群里发的消息24届计算机听劝23届亲身经历想问一下快手周末会联系吗邮储软件研发中心-实习淘汰有感邮储软件研发中心-实习淘汰有感重庆秋招系列(11)-重庆就业岗位汇总招银网络科技一面招银网络科技一面招银网络测开一面二面+hr面（已offer）招银网络测开一面二面+hr面（已offer）天津就业求职好公司及薪资汇总2024秋招4399前端一面面经荣耀测开一面荣耀
2301_79125431·2024-01-17 04:26

2024.1.13

然后我就开始刷leetcode，这题是真难啊，比牛客网上面的题难了不少，我也只会做那些相对基础的语法题，让我感到前途漫长——但是，人们为什么要攀登珠穆朗玛峰？因为它就在那，继续努力吧少年。
爱上语文·2024-01-17 00:48

关于集合中的线程安全问题

喂是指vector，S是指stack，H是指hashtable，E是指：Enumeration（转载自牛客网）线程安全的集合有：List接口下的：Vector、CopyOnWriteArrayList、
肆〇·2024-01-16 23:51

【Shell牛客刷题系列】SHELL30 netstat练习2-查看和3306端口建立的连接

该系列是基于牛客Shell题库，针对具体题目进行查漏补缺，学习相应的命令。刷题链接：牛客题霸-Shell篇。该系列文章都放到专栏下，专栏链接为：《专栏：Shell》。
AlphaGuaGua·2024-01-16 23:39

FPGA四选一的多路选择器（用三元运算符?:解决）

例如，在Verilog中，条件运算符?:可以用于if-else语句的简写形式。它的一般语法格式如下：表达式?结果1:结果2如果表达式为真，则结果为结果1；否则结果为结果2。
我来挖坑啦·2024-01-16 22:52

编程竞赛-消息存取

目录链接：力扣编程题-解法汇总_分享+记录-CSDN博客GitHub同步刷题项目：GitHub-September26/java-algorithms:算法题汇总，包含牛客，leetCode，lintCode
失落夏天·2024-01-16 22:03

大厂速成算法笔记，Github上已收获近60K+star！力压LeetCode只为面试

该文档的内容全部选自LeetCode和牛客网的原题，你只要按照文章顺序刷题，保你一个月速成算法。还在为动态规划系列问题发愁吗？书中给动态规划总结出了一套框架
Java旺·2024-01-16 21:59

【FPGA & Modsim】 抢答器设计

实验步骤：1、在数字逻辑集成开发环境中新建一个抢答器工程；2、编写VerilogHDL源程序；3、编译和
去追远风·2024-01-16 18:09

5.3 Verilog 带参数例化

5.3Verilog带参数例化分类Verilog教程关键词：defparam，参数，例化，ram当一个模块被另一个模块引用例化时，高层模块可以对低层模块的参数值进行改写。
lbaihao·2024-01-16 18:38

Zynq7020 使用 Video Processing Subsystem 实现图像缩放

目前市面上主流的FPGA图像缩放方案如下：1：Xilinx的HLS方案，该方案简单，易于实现，但只能用于Xilinx自家的FPGA；2：非纯Verilog方案，大部分代码使用Verilog实现，但中间的
攻城狮Wayne·2024-01-16 12:17

牛客周赛 Round 28 F

以后需要使用map，set进行二分，并且需要知道二分位置的信息时，不妨考虑使用树状数组进行维护因为简单版本保证了每个数都为正整数，所以前缀和保证了一定的递增的，即有序的，那么考虑固定左端点，去枚举右端点，用二分去找到第一个合法的位置，那么从该位置到数组结尾，一直为合法的，或者使用双指针进行维护也行。基于简单版本的思想，那么对于区间问题，我们同样考虑去固定一个端点，去维护另外一个，又因为aia_ia
Unlimitedz·2024-01-16 10:30

基于FPGA的UART多字节环回实验verilog代码(含帧头帧尾和解码部分)

采用VIVADO开发环境，频率50MHz，波特率256000，8位数据位，1位停止位。串口接收程序源自正点原子的例程。带仿真工程，数据帧格式如下图：发送数据为：aaff03000E03B186100040011100000000000000110000000000111155CC效果如图：仿真效果图：参考以下文章和视频：FPGA串口多字节收发_哔哩哔哩_bilibiliFPGA串口多字节接收、解码
芯想是陈·2024-01-16 10:10

Verilog语法——6.测试文件使用for和random语句进行赋值

参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】6.测试文件使用for和random语句进行赋值6.1for语句的使用题目要求：涉及到
鸥梨菌Honevid·2024-01-16 10:09

【FPGA & Modsim】数字时钟

3、使用VerilogHD
去追远风·2024-01-16 10:39

【FPGA & Modsim】序列检测

实验步骤：1、在数字逻辑集成开发环境中新建一个序列检测器工程；2、编写VerilogHDL源程序
去追远风·2024-01-16 10:39

【FPGA & Verilog】4bitBCD码加法器+7段数码管

顶层文件：moduleadd_bcd(input[9:0]I_1,input[9:0]I_0,inputclk,inputrst_n,output[7:0]seg,output[7:0]value,outputselect,output[3:0]encode_1,output[3:0]encode_0,output[3:0]high_bit,output[3:0]low_bit);assignva
去追远风·2024-01-16 10:09

牛客网-css继承属性

3.当元素的一个继承属性没有指定值时，则取父元素的同属性的计算值，以下哪些不是CSS中的继承属性？A.colorB.displayC.border-styleD.text-align答案：BC解析：不可继承：display，margin，border，padding，background，height，width，position（百度的）一、无继承性的属性1、display：规定元素应该生成的框
LxyingINGing·2024-01-16 08:11

蓝桥杯备赛

大家感兴趣可以私信我给大家推荐一些回到正题，关于备赛大致路线，以下算是比较稳妥的方案：oj平台oj平台可参考洛谷：先做洛谷官方题单，当所有题刷完理解后再去刷蓝桥杯题学有余力还可看看acwing、力扣（偏面试）、牛客网之类的
松叶子吖·2024-01-16 05:06

【牛客网】编程题：找到无序数组中最小的k个数（146）

[编程题]：找到无序数组中最小的k个数热度指数：2394时间限制：C/C++2秒，其他语言4秒空间限制：C/C++256M，其他语言512M算法知识视频讲解给定一个整型数组arr，找到其中最小的k个数。输入描述:输入包含两行，第一行包含两个整数n和k(1\leqk\leqn\leq10^5)(1≤k≤n≤105)，代表数组arr的长度，第二行包含n个整数，代表数组arr(1\leqarr_i\le
KevinDuc·2024-01-16 01:05

C 语言每日一题——旋转数组的最小数字

一、题目内容提供一下该OJ题的链接：旋转数组的最小数字_牛客题霸_牛客网(nowcoder.com)二、题目分析通过示例1可知，我们写代码的目的是在数组中找到一个最大值，并且返回来；我们很容易的会想到创建一个变量
残风也想永存·2024-01-16 00:08

【打卡】牛客网：BM90 最小覆盖子串

题目：BM65最长公共子序列(二)：找二者的相同部分，该部分对于二者可以不连续排列的（但是是有序的）。BM66最长公共子串找二者的相同部分，该部分对于二者是连续排列的。本题：BM90最小覆盖子串找s中包含t所有字符的部分，该部分对于s是连续排列的，对于t可以不连续排列（且可以没有顺序）。模板的：编程思想：采用滑动窗口法窗口有左右两个指针。找到一个符合条件(指包含t所有字符)的子串。固定左指针，右指
初霁i·2024-01-16 00:51

【打卡】牛客网：BM91 反转字符串

自己写的：直接使用reverse()函数。classSolution{public:/***代码中的类名、方法名、参数名已经指定，请勿修改，直接返回方法规定的值即可**反转字符串*@paramstrstring字符串*@returnstring字符串*/stringsolve(stringstr){//writecodeherereverse(str.begin(),str.end());retu
初霁i·2024-01-16 00:51

【打卡】牛客网：BM92 最长无重复子数组

题目：BM71最长上升子序列(一)BM73最长回文子串BM77最长的括号子串BM92最长无重复子数组最长系列问题，基本用动态规划。BM92，用滑动窗口。模板的：窗口扩大（右指针往右走）若出现重复元素，窗口缩小（左指针往右走），直到重复元素退出。综上，以保证窗口无重复元素、且最长。#includeclassSolution{public:/***代码中的类名、方法名、参数名已经指定，请勿修改，直接返
初霁i·2024-01-16 00:51

【打卡】牛客网：BM93 盛水最多的容器

题目：考虑到盛水容器的特殊性。双指针从最两边开始遍历，遍历过程中舍弃最小的。不知道原理。模板的：classSolution{public:/***代码中的类名、方法名、参数名已经指定，请勿修改，直接返回方法规定的值即可***@paramheightint整型vector*@returnint整型*/intmaxArea(vector&height){//writecodehereintn=heig
初霁i·2024-01-16 00:20

HTTP 常见协议：选择正确的协议，提升用户体验（上）

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
阿珊和她的猫·2024-01-15 23:57

「HDLBits题解」Popcount255

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Popcount255-HDLBitsmoduletop_module
UESTC_KS·2024-01-15 19:25

「HDLBits题解」Adder100i

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Adder100i-HDLBitsmoduletop_module(
UESTC_KS·2024-01-15 19:25

「HDLBits题解」Ringer

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Ringer-HDLBitsmoduletop_module(inputring
UESTC_KS·2024-01-15 19:25

「HDLBits题解」Bcdadd100

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Bcdadd100-HDLBitsmoduletop_module(
UESTC_KS·2024-01-15 19:22

verilog中的除法运算/

先来看定义为常量的除法当除数不为整数时，看其运算结果。1.testbench2.仿真结果可见，7/2=3.5，实际输出为整数3.div=1再看变量的除法100/4=2525/3=8小数部位省略
纯小白～·2024-01-15 17:08

FPGA流水线除法器（Verilog）原理及实现

FPGA流水线除法器（Verilog）原理及实现流水线除法器原理  除法器的计算过程如下图所示。计算步骤假设数值的位宽为N。
锅巴不加盐·2024-01-15 17:07

verilog实现除法器运算

verilog实现除法器运算本文通过verilog实现了一个位宽参数可配置的除法运算模块1，设计思路我们要计算a_data/b_data=div_data----remain_data;确定位宽：若a_data
皮皮宽·2024-01-15 17:06

基于verilog的除法器的实现

本文应该是目前全网最通俗易懂，而且比较全面的用verilog实现除法器的文章。首先说明一下本文的探讨的重点。我们首先从整数的除法开始讲起，然后慢慢延伸到小数的除法，和负数的除法。
小林家的龙小年·2024-01-15 17:32

电子科大软件架构设计——期末复习题集

文章目录系统分析与设计概述面向对象建模语言系统规划系统需求分析系统架构设计软件建模详细设计与设计模式用户界面设计系统分析与设计概述1．下面哪个不是信息系统利益相关者?（D)A．客户B．用户C.开发人员D．监理人员2．下面哪项不是用户主要关注的软件质量属性?(B)A．安全性B．可复用性C．灵活性D．高效性3．在信息系统生命周期中，下面哪个阶段持续时间最长?(D)A．系统需求分析B．系统设计C．系统构
Palp1tate·2024-01-15 16:11

牛客Verilog刷题__01 四选一多路选择器

牛客Verilog刷题__01四选一多路选择器1题目概述描述制作一个四选一的多路选择器，要求输出定义上为线网类型状态转换：d011d110d201d300信号示意图：输入描述：输入信号d1,d2,d3,
爱折腾的张Sir·2024-01-15 14:08

【Verilog】HDLBits题解——Circuits/Sequential Logic

SequentialLogicLatchesandFlip-FlopsDflip-flop题目链接moduletop_module(inputclk,//Clocksareusedinsequentialcircuitsinputd,outputregq);////Useaclockedalwaysblock//copydtoqateverypositiveedgeofclk//Clockedal
wjh776a68·2024-01-15 14:05

【Verilog】HDLBits题解——Verilog Language

BasicsSimplewire题目链接moduletop_module(inputin,outputout);assignout=in;endmoduleFourwires题目链接moduletop_module(inputa,b,c,outputw,x,y,z);assignw=a;assignx=b;assigny=b;assignz=c;endmoduleInverter题目链接modul
wjh776a68·2024-01-15 14:35

【Verilog】HDLBits题解——Circuits/Combinational Logic

CombinationalLogicBasicGatesWire题目链接moduletop_module(inputin,outputout);assignout=in;endmoduleGND题目链接moduletop_module(outputout);assignout=0;endmoduleNOR题目链接moduletop_module(inputin1,inputin2,outputou
wjh776a68·2024-01-15 14:35

【Verilog】HDLBits题解——Verification: Writing Testbenches

Clock题目链接moduletop_module();regclk;initialbeginclk=0;forever#5clk=~clk;enddutdut_inst(.clk(clk));endmoduleTestbench1题目链接moduletop_module(outputregA,outputregB);////generateinputpatternshereinitialbegi
wjh776a68·2024-01-15 14:35

「HDLBits题解」Always casez

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwayscasez-HDLBits//synthesisverilog_input_versionverilog
UESTC_KS·2024-01-15 14:03

「HDLBits题解」Always nolatches

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwaysnolatches-HDLBits//synthesisverilog_input_versionverilog
UESTC_KS·2024-01-15 14:03

「HDLBits题解」Module cseladd

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Modulecseladd-HDLBitsmoduletop_module
UESTC_KS·2024-01-15 14:33

「HDLBits题解」Always case

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwayscase-HDLBits//synthesisverilog_input_versionverilog
UESTC_KS·2024-01-15 14:33

「HDLBits题解」Always case2

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwayscase2-HDLBits//synthesisverilog_input_versionverilog
UESTC_KS·2024-01-15 14:28

【牛客网华为机试】HJ8 合并表记录

题目描述数据表记录包含表索引和数值（int范围的正整数），请对表索引相同的记录进行合并，即将相同索引的数值进行求和运算，输出按照key值升序进行输出。输入描述：先输入键值对的个数然后输入成对的index和value值，以空格隔开输出描述：输出合并后的键值对（多行）示例1输入：401021234输出：031234解题思路（1）记录输入的key,value个数，赋值给num（2）新建空字典data_d
202xxx·2024-01-15 12:15

开源IC设计工具

原文链接：https://www.asic-world.com/verilog/tools.htmlSimulatorsVerilog-XL:Thisisthemoststandardsimulatorinthemarket
sunvally·2024-01-15 09:16
上一页 14 15 16 17 18 19 20 21 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他