视频图像编解码FPGA

编解码基础概念2

编解码学习笔记（八）：Real系列转载下面资料从wiki中整理获取。Real系列是RealNetworks提供的，分为RealVideo和RealAudio。
王世宏·2023-11-30 01:12

创建应用，在线开发设备 Profile 与编解码插件

点击“新建项目”，创建新项目；自定义项目名称，选择所属行业“智慧家庭行业”，点击“确定”；项目创建成功，保存应用ID与密钥（密钥信息需妥善保存，如若遗忘需要进行密钥重置）；点击“进入项目”；选择左侧导航栏“产品”->“产品开发”，点击“新建产品”；在创建产品界面下，选择自定义产品，点击“自定义产品”；设置产品信息：自定义产品名称、型号，选择所属行业“模组与开发板”，设备类型“MultiSensor
sss_7f59·2023-11-29 19:21

计算机组成原理--TPU

算是读书笔记吧极客时间--深入浅出计算机组成原理现场可编程门阵列--FPGA（Field-ProgrammableGateArray）FPGA本质上是一个可以通过编程，来控制硬件电路的芯片。
kirito_song·2023-11-29 17:38

【Intel FPGA】D5005 使用笔记

项目总目标，在AFU中实现xx算法+DDR1.FPGAdevice：1SX280HN2F43E2VG2.硬件架构图3.DDR信息4.FIM（FPAGInterfaceManager）TheFIMcontainstheFPGAlogictosupporttheaccelerators
茶茶酱和FPGA·2023-11-29 16:53

基于FPGA的五子棋游戏设计

基于FPGA的五子棋游戏设计本文基于FPGA设计五子棋游戏，使用按键输入，使用VGA接口输出。五子棋的棋具与围棋相同，棋子分为黑白两色，棋盘为10×10，棋子放置于棋盘线交叉点上。
LEEE@FPGA·2023-11-29 16:15

DDR-MIG 学习记录

MIG调试总结：对vivado软件中用于控制DDR2/DDR3的控制器MIG(MemoryInterfaceGenerator)IP核进行了仿真测试，以学习如何用IP核来控制FPGA板载SDRAM的读写
little ur baby·2023-11-29 16:25

笔记-PC端wireshark采集FPGA数据的操作

wireshark采集FPGA的数据目录一、准备工作二、操作步骤一、准备工作1、软件：wireshark2、平台：PC（本人是win11）、带有以太网功能的zynq平台3、网线:用网线连接zynq板子和
彭飞万里·2023-11-29 16:20

FPGA万花筒之(七)：FPGA实现神经网络加速的Hello World

姓名：张俸玺学号：20012100022学院：竹园三号书院转自https://blog.csdn.net/weixin_38712697/article/details/82818683【嵌牛导读】FPGA
张俸玺20012100022·2023-11-29 13:18

C2--Vivado开发环境之bit生成，文件组成，代码固化2022-12-08

1.FPGA的开发流程Fpga代码的开发分为以下流程：设计定义（处于架构阶段，对需求进行定义，分析，模块划分）设计输入（verilogRTL代码输入、原理图）功能仿真分析和综合（由源文件综合编译runsynthesis
晓晓暮雨潇潇·2023-11-29 11:42

FPGA Verilog实现JK触发器 再实现模12加法计数器

JK触发器，无法仿真，代码如下，按照老师PPT写的`timescale1ns/1psmoduleJKtrigger(Q,CLK,RESET,SET,J,K);inputCLK,RESET,SET,J,K;outputQ;regQ;always@(posedgeCLKornegedgeRESETornegedgeSET)begin//异步复位与置位触发器的复位和置位与时钟信号无关//按照逻辑表达式写
Sharninjak·2023-11-29 10:23

（91）Verilog实现D触发器

（91）Verilog实现D触发器1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）Verilog实现D触发器5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray
宁静致远dream·2023-11-29 10:19

Xilinx Zynq-7000系列FPGA多路视频处理：图像缩放+视频拼接显示，提供工程源码和技术支持

目录1、前言免责声明2、相关方案推荐FPGA图像处理方案FPGA图像缩放方案FPGA视频拼接叠加融合方案推荐3、设计思路详解HLS图像缩放介绍VideoMixer介绍4、vivado工程介绍PL端FPGA
9527华安·2023-11-29 05:45

FFmpeg介绍

FFmpeg能否支持一种封装格式的视频的封装与解封装，完全取决于这个库，例如mp4、flv、mkv等容器的封装与解封装；或者RTMP、RTSP、TCP、UDP等协议的封装与解封装；libavcodec编解码模块
朝饮坠露兮·2023-11-29 01:48

FFmpeg

它包含了非常先进的音频/视频编解码库libavcodec，为了保证高可移植性和编解码质量，libavcodec里很多code都是从头开发的。
朝饮坠露兮·2023-11-29 01:12

【FPGA】八、UART串口通信

文章目录前言一、UART简介1、基本概念2、UART协议3、波特率简介二、UART串口回环实验1、设计思路2、程序代码①串口接收模块②串口发送模块③串口顶层模块④串口仿真模块3、仿真验证总结前言在我们进行FPGA
卡夫卡与海·2023-11-29 00:26

菜鸟学FPGA

本菜鸟今天开始学习FPGA，每天分享学习进程。
z15190486824·2023-11-29 00:26

SPI通讯

0.Intro本仓库实现两种基于SPI的FPGA与MCU通讯方式：类SRAM接口与指令解析。不论哪种方式，MCU都是通过修改FPGA内部一些控制寄存器的值实现对FPGA硬件的控制。
凉风有诗意·2023-11-29 00:56

FPGA学习路线by老石谈芯

入行十年，我总结了这份FPGA学习路线：搞定这四点，你也能轻松进阶（老石谈芯）.摘要FPGA学习路线(一）编程语言1硬件描述语言HDL2寄存器输入集语言RTL2.1如何入门2.2最大的思维转变3推荐转向学习
班花i·2023-11-29 00:56

FPGA记录系列（二）：Verilog中的参数传递和不同的调用子模块写法

文章目录项目场景：Verilog代码截图：Verilog代码分析：项目场景：  阅读了一下systemgenerator生成的源代码，一开始对testbench中的调用模块的方式不是很理解，后来发现其实这就是Verilog中的参数传递，特此记录。Verilog代码截图：  Verilog调用函数的代码如下图所示：  Tips：可以直接把vivado的编辑界面转到vscode里面，具体位置在Tool
yufan_fw·2023-11-29 00:25

FPGA学习路线整理

FPGA学习路线整理收集整理FPGA资料帮助大家进行FPGA的入门，分享FPGA路线、相关的书籍、学习网站等。
YprgDay·2023-11-29 00:25

FPGA学习之串口篇

FPGA学习之串口篇文章目录FPGA学习之串口篇前言二、UART发送代码三、UART接收代码三、总结前言  UART（UniversalAsynchronousReceiver/Transmitter）
IC小白'·2023-11-29 00:55

Vivado IP核解锁

Vivado工程中有IP核被锁住的情况，主要原因有用新版本的Vivado去打开旧版本的工程、Vivado工程导入IP核的原工程和当前工程的FPGA开发板不一致等。
Yaellll·2023-11-29 00:54

FPGA开发基础篇之一（接口篇）UART串口

写在前面从本文开始，将连载fpga开发基础知识，将这几年浅显的fpga开发经验整理出来，一是梳理一下这几年给别人做fpga的经历，同时也是分享给大家，也希望大牛批评指正。
mayidianzi·2023-11-29 00:54

FPGA实现UART串口通信流程及代码实现

FPGA（Field-ProgrammableGateArray）是一种可编程逻辑器件，用于实现数字电路的硬件加速和高性能计算。串口通信是一种常见的通信方式，可以用于在FPGA和其他设备之间传输数据。
qq_46475176·2023-11-29 00:22

学习使用Vivado和SDK进行Xilinx ZYNQ FPGA开发 | （四）安装并破解Modelsim | 2023.8.10/星期四/天气晴

系列文章目录学习使用Vivado和SDK进行XilinxZYNQFPGA开发|（一）开始学习使用Vivado和SDK进行XilinxZYNQFPGA开发|（二）学习方法选择学习使用Vivado和SDK进行
杨肉师傅·2023-11-29 00:21

FPGA-串口通信

串口通信概念UART通信原理UART(universalasynchronousreceiver-transmitter）是一种采用异步串行通信方式的通用异步收发传输器;它在发送数据时将并行数据转换成串行数据来传输,在接收数据时将接收到的串行数据转换成并行数据。UART串口通信需要两根信号线来实现，一根用于发送，另外一根接收（表明是异步全双工通信）。①协议层:通信协议(包括数据格式、传输速率等)。
学习云玩家·2023-11-29 00:21

学习使用Vivado和SDK进行Xilinx ZYNQ FPGA开发 | （三）安装并破解Vivado和SDK | 2023.8.9/星期三/天气晴

系列文章目录学习使用Vivado和SDK进行XilinxZYNQFPGA开发|（一）开始学习使用Vivado和SDK进行XilinxZYNQFPGA开发|（二）学习方法选择学习使用Vivado和SDK进行
杨肉师傅·2023-11-29 00:51

电子类专业技术个人学习路线总结（大一到大三）

文章目录说明一、硬件和pcb部分1.AltiumDesigner2.嘉立创EDA3.CadenceAllegro4.电路设计二、单片机和FPGA部分1.arduino系列单片机2.51系列单片机3.stm32
Expert电子实验室·2023-11-29 00:48

FPGA学习入门计划-小白入门

1.入门学习计划-再学习FPGA之前，先确定我们需要学习什么1.编程语言，FPGA的开发语言叫做硬件描述语言HDL，或者是寄存器传输级语言RTL，主流的硬件描述语言有VHDL和Verilog，SystemVerilog
一口闷一罐可乐·2023-11-29 00:47

Verilog：动态位宽 rom [4+:3]

**升序**，则vect_1[4+:3]=vect_1[6:4]vect_1[4-:3]表示，起始位为4，宽度为3，**降序**，则vect_1[4-:3]=vect_1[4:2]用途：将网络参数放入FPGA
崽崽今天要早睡·2023-11-29 00:16

FPGA：实现快速傅里叶变换（FFT）算法

前言第一次使用FPGA实现一个算法，搓手手，于是我拿出一股势在必得的心情打开了FFT的视频教程，看了好几个视频和好些篇博客，于是我迷失在数学公式推导中，在一位前辈的建议下，我开始转换我的思维，从科研心态转变为先用起来
崽崽今天要早睡·2023-11-29 00:46

一些FPGA和vivado中的简写&词汇

记录一些学习FPGA和使用vivado时遇见的简写和词汇，方便自己查找。
普安克山图格·2023-11-29 00:39

FPGA基础协议一：UART

FPGA基础协议一：UART文章目录FPGA基础协议一：UART一、UART协议1.UART协议2.UART通信原理二、需求与设计分析1.系统模块划分2.模块解析2.1uart_rx串口接收模块2.2uart_ctrl
财不外漏_·2023-11-29 00:39

EDA实验-----正弦信号发生器的设计（Quartus II ）

二、实验仪器PC机EDA实验箱一台三、实验原理FPGA中的波形发生器控制电路，它通过外来控制
Gretel Tade·2023-11-29 00:06

FPGA入门 —— FPGA UART 串口通信

FPGA入门——FPGAUART串口通信串口简介UART通用异步收发传输器(UniversalAsynchronousReceiver/Transmitter)，通常称作UART。
ppqppl·2023-11-29 00:36

FPGA：我的零基础学习路线（2022秋招已上岸）持续更新中~

可内推简历，丝我即可前言初次接触FPGA是在2022年3月左右，正处在研二下学期，面临着暑假找工作，周围的同学大多选择了互联网，出于对互联网的裁员形势下，我选择了FPGA，对于硬件基础知识我几乎是没有的
崽崽今天要早睡·2023-11-29 00:35

Vivado IP核被锁的解除方法

在使用vivado进行开发时，我们经常会用到别人的工程，如果我们更改工程所使用的芯片型号（Vivado工程导入IP核的原工程和当前工程的FPGA开发板不一致），或者别人的工程所用到的vivado版本与我们不一致时
普安克山图格·2023-11-29 00:34

FPGA模块使用Verilog调用另一个Verilog模块

FPGA模块使用Verilog调用另一个Verilog模块在FPGA设计中，常常需要将一个大的模块分解成多个子模块来实现。而这些子模块通常由Verilog代码编写而成。
CodeWG·2023-11-29 00:34

XUbuntu22.04之解决gpg keyserver receive failed no data(一百九十三)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-11-28 21:57

【MATLAB教程案例96】基于GA优化的WSN最大覆盖率和最少节点部署数量matlab仿真

欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》本课程学习成果预览：1.软件版本matlab2021a2.理论概述基于遗传算法（GeneticAlgorithm,GA）的无线传感器网络
fpga和matlab·2023-11-28 16:10

【MATLAB教程案例78】基于GA优化的WSN最大覆盖率matlab仿真——扩展到任意一种优化算法解决WSN覆盖率问题

欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》本课程学习成果预览：目录1.软件版本2.WSN网络覆盖率的优化问题理论简介
fpga和matlab·2023-11-28 16:40

【MATLAB教程案例79】基于移动节点WSN的最短路由matlab仿真——应用于车组网或无人机组网等

欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》本课程学习成果预览：目录1.软件版本2.移动节点WSN理论简介
fpga和matlab·2023-11-28 16:40

【MATLAB教程案例77】WSN网络覆盖率问题与matlab仿真

欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》目录1.软件版本2.WSN网络覆盖率的理论简介3.WSN网络覆盖率的matlab
fpga和matlab·2023-11-28 16:40

西南科技大学数字电子技术实验二（SSI逻辑器件设计组合逻辑电路及FPGA实现 ）预习报告

一、计算/设计过程说明：本实验是验证性实验，计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程，越详细越好。用公式输入法完成相关公式内容，不得贴手写图片。（注意：从抽象公式直接得出结果，不得分，页数可根据内容调整）1、1位半加器真值表：逻辑方程：S=`AB+A`BC=AB2、1位全加器真值表：AiBiCi-1SiCi000000011101011011000101001001011
Myon⁶·2023-11-28 16:35

西南科技大学数字电子技术实验二（SSI逻辑器件设计组合逻辑电路及FPGA实现 ）FPGA部分

4、学会用FPGA实现本实验内容。
Myon⁶·2023-11-28 16:35

芯片巨头“打响”智能汽车之战，FPGA巨头赛灵思胜算几何？

汽车正在成为继手机之后的下一个智能终端，这也吸引了包括高通、英伟达、英特尔等各大芯片巨头的强势布局。现阶段，英伟达、Mobileye已经先后针对自动驾驶推出了高算力的主控芯片，并且已经在车企的新平台项目上占据了市场先机。今年4月，英伟达再次公布了下一代自动驾驶芯片：DRIVEAtlan，单颗芯片的算力达到了1000TOPS，将用于L4及L5级别自动驾驶系统当中。而高通作为手机通信芯片巨头，过去几年
高工智能汽车·2023-11-28 15:07

FFmpeg编解码常用API和数据结构

一、简述本文主要介绍FFmpeg编程中用到的基础知识，包含常见音视频概念，常用API函数，常用结构体，解封装流程，解复用器流程以及注册等。二、常见音视频概念容器/文件（Conainer/File）：特定格式的多媒体文件，比如mp4、flv、mkv等媒体流（Stream）：表示时间轴上的一段连续数据，比如一段声音、一段视频或一段字幕；数据可以是压缩的，也可以是非压缩的，其中压缩的数据需要关联特定的编
音视频开发老马·2023-11-28 15:46

ffmpeg数据结构简介

libavcodec.so是一个包含音频/视频编解码器解码器和编码器的库。libavfilter.so是一个包含媒体过滤器
音视频开发进阶·2023-11-28 15:46

【流媒体开发】17、FFmpeg基础入门、API、结构体

媒体流（Stream）：表示时间轴上的一段连续数据，如一段声音数据、一段视频数据或一段字幕数据，可以是压缩的，也可以是非压缩的，压缩的数据需要关联特定的编解码器（有些码流音频他是纯PCM）。
努力努力再努力～～·2023-11-28 15:45

基于ffmpeg的视频编解码，音频编解码播放

FFmpeg库简介avcodec:编解码,包含avformate:封装格式处理avfilter:滤镜特效处理avdevice:输入输出设备avutil:工具库swresample:音频采样处理swscale
ShawnDenver·2023-11-28 15:14
上一页 31 32 33 34 35 36 37 38 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他