视频图像编解码FPGA

【紫光同创国产FPGA教程】——【PGL22G第五章】序列检测器实验例程

需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA
小眼睛FPGA·2023-11-10 07:04

【紫光同创国产FPGA教程】——PDS安装教程

本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处一：软件简介PangoDesignSuite是紫光同创基于多年FPGA开发软件技术攻关与工程实践经验而研发的一款拥有国产自主知识产权的大规模
小眼睛FPGA·2023-11-10 07:04

【紫光同创国产FPGA教程】【PGL50H第四章】串口收发实验例程

核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的
小眼睛FPGA·2023-11-10 07:34

【紫光同创国产FPGA教程】【PGL50H第五章】HDMI 实验例程

核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的
小眼睛FPGA·2023-11-10 07:34

【紫光同创国产FPGA教程】——【PGL22G第二章】键控流水灯实验例程

需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA
小眼睛FPGA·2023-11-10 07:34

【紫光同创国产FPGA教程】——【PGL22G第四章】数字时钟实验例程

需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA
小眼睛FPGA·2023-11-10 07:34

【紫光同创国产FPGA教程】【PGL50H第三章】I2C 读写实验例程

核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的
小眼睛FPGA·2023-11-10 07:04

【紫光同创国产FPGA教程】【PGL50H第一章】LED 流水灯实验例程

核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的
小眼睛FPGA·2023-11-10 07:03

基于FPGA的图像RGB转HSV实现,包含testbench和MATLAB辅助验证程序

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1.RGB与HSV色彩空间4.2.RGB到HSV转换原理5.算法完整程序工程1.算法运行效果图预览将FPGA的仿真结果导入到
简简单单做算法·2023-11-10 07:01

【紫光同创国产FPGA教程】——【PGL22G第九章】HDMI环路实验例程

需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA
小眼睛FPGA·2023-11-10 07:31

笔试|面试|FPGA知识点大全系列(4)

文章目录前言19.IC设计流程1)确定项目需求2)前端设计3)RTL实现4)功能验证5)逻辑综合+DFT6)形式验证7)静态时序分析8)后端设计20.对数字IC设计的理解总结往期精彩前言本文首发于微信公众号19.IC设计流程1)确定项目需求首先做一款芯片需要有市场，有了市场的需求我们就可以设计芯片的spec(规格说明)了。先由架构工程师设计架构，确定芯片的功能，然后用算法进行模拟仿真，最后得出一个
Dawn_yuan·2023-11-10 06:22

OV2640摄像头驱动与应用代码

一般MCU芯片不支持MIPI接口，只能并口接入视频图像，这种情况就只能选择OV2640这种并口输出的sensor。AR
月光下的麦克·2023-11-10 04:24

Java基础总结

还是用FPGA？Java基础总结原创2015年05月24日19:11:56483020-->1.基本类型1.在程序设计中经常用到一系列类型（基本类型），它们需要特殊对待。
qq_39744911·2023-11-10 04:39

fpga时序相关概念与理解

一、基本概念理解对于数字系统而言，建立时间（setuptime）和保持时间（holdtime）是数字电路时序的基础。数字电路系统的稳定性，基本取决于时序是否满足建立时间和保持时间。建立时间Tsu：触发器的时钟信号触发沿到来以前，数据要维持稳定不变的时间。如果D进入Tsu后仍然变化（如图1），就不满足建立时间，可能出现亚稳态。保持时间Th：触发器的时钟信号触发沿到来以后，数据要维持稳定不变的时间。如
little ur baby·2023-11-10 03:24

【编解码格式】AV1

AV1AOMediaVideo1（简称AV1）是一个开放、免专利的视频编码格式，专为通过网络进行流传输而设计。它由开放媒体联盟（AOMedia）开发，目标是取代其前身VP9[2]，该联盟由半导体企业、视频点播供应商和网页浏览器开发商于2015年成立。2018年，Facebook进行接近真实使用环境条件测试，测试结果显示AV1资料压缩率与x264mainprofile、x264highprofile
gomogomono·2023-11-10 03:51

海思3559a资料目录整理

hardware  board  chip01.software  board    MPP    OSDRV系统制作的文档    PQ    SVP  pc    AQTools      客户端音频编解码库
hant1216·2023-11-10 03:21

海思Hi3559V200运动相机、流媒体后视镜开发板防雷防静电推荐图

该芯片支持H.265/H.264编解码，编码/解码性能高达4KP30/1080P120；该芯片集成了海思第四代ISP，支持WDR、多级降噪、六轴防抖及多种图像增强和矫正算法，为客户提供专业级的图像质量。
Amy雷卯电子青青·2023-11-10 03:13

DM8148的相机学习资料第121篇：基于TMS320DM8148的相机

基于TMS320DM8148的相机一、板卡概述本系统基于DSP技术，构建一个全高清的视频编解码系统，采用TI的TMS320DM8148芯片。
hexiaoyan827·2023-11-10 03:39

AD9371+ZYNQ结构中JESD204B IP核的AXI_STREAM接口数据结构

以fpga端的rx为例：ZYNQjesd204b中rx的axi_stream接口的位宽n与配置的LANE数量L有关，n=32L，如下图所示（L为2）：去解析rx_tdate的数据时需要参考AD9371的
哈塞给，套离开套·2023-11-09 20:58

在linux下使用am335x的DMA

[本文首发于cnblogs，作者：byeyear，Email：[email protected]]这几天在弄am3358的DMA，简化应用环境如下：am3358的FSMC接了一片FPGA；FPGA上接ADC；am3358
yebanguhe·2023-11-09 20:22

IP可视对讲实时录制系统

介绍软件架构技术支持CallRecored介绍IP可视对讲实时录制系统设计了数据库表，并完成了数据库建模，采用了视频编解码技术，高效网络传输，磁盘高效读写技术，以及提供开放接口。
匠心码农·2023-11-09 18:08

TCP/IP协议栈设计—TCP设计实现小结

TCP/IP协议栈设计—TCP设计实现小结设计目的：在FPGA上采用纯Verilog描述的方式，实现可定制裁剪的TCPIP硬件协议栈，并加入超时重传、滑动窗口等优化算法，最终希望实现传输速率能超过200MHz
时间看得见·2023-11-09 17:05

OpenCV(opencv_apps)在ROS中的视频图像的应用（重点讲解哈里斯角点的检测）

1、引言通过opencv_apps，你可以在ROS中以最简单的方式运行OpenCV提供的许多功能，也就是说，运行一个与功能相对应的launch启动文件，就可以跳过为OpenCV的许多功能编写OpenCV应用程序代码，非常的方便。对于想熟悉每个细节的伙伴们，可以去看源码，对于熟悉视觉操作很有帮助。官方说明：http://wiki.ros.org/opencv_appsgithub源码：https:/
寅恪光潜·2023-11-09 16:26

H264关于一帧完整帧被分切成多个Slice时的合并思路

在对H264进行编解码分析时，碰到一个完整视频帧被切分成多个Slice用于网络媒体传输的情况。
W2Y·2023-11-09 15:50

Linux之IPC通信共享内存与消息队列、管道、信号量、socket内存拷贝实例总结(六十二)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-11-09 13:58

基于高效多分支卷积神经网络的生长点精确检测与生态友好型除草

Eco-friendlyweedingthroughprecisedetectionofgrowingpointsviaefficientmulti-branchconvolutionalneuralnetworks摘要1、介绍2、相关工作2.1杂草检测，高效除草2.2用于密集预测任务的编解码网络
毕竟是shy哥·2023-11-09 12:56

FPGA中实现PLL分频

可以通过创建原理图的方式来实现，具体流程可以参考我的另一篇文章（调用滤波器）。产生的原理图为：测试代码如下：`timescale1ns/1ps////Company://Engineer:////CreateDate:2021/08/1310:30:44//DesignName://ModuleName:tb_PLL//ProjectName://TargetDevices://ToolVersi
George_ray·2023-11-09 11:57

FPGA的学习：5分频的实现

首先先把偶分频的系统框图和时序图画出来。此次采用降频的原理，了解了原理之后，开始代码的编写。`timescale1ns/1nsmoduledivider_five(inputwiresys_clk,//系统时钟50Mhzinputwiresys_rst_n,//全局复位outputregclk_flag//指示系统时钟5分频后的脉冲标志信号);reg[2:0]cnt;//用于计数的寄存器//cnt
石小舟·2023-11-09 11:26

八分频FPGA设计

八分频FPGAVerilog设计顶层模块modulesiv(clk,pwm);inputclk;outputregpwm;reg[2:0]c;always@(posedgeclk)beginc<=c+1
Mr. Qu·2023-11-09 11:56

FPGA学习记录（1）＜使用FPGA实现5分频＞

目录一、电路中的亚稳态以及解决方式1、什么是建立时间与保持时间2、为什么需要建立时间与保持时间3、如何解决亚稳态以及方式亚稳态的传播二、系统最高时钟频率计算&流水线思想1、系统最高频率2、流水线思想三、Verilog语言实现一个频占比达50%的5分频1、n.v2、testbench.v3、仿真波形一、电路中的亚稳态以及解决方式1、什么是建立时间与保持时间建立时间：触发器在时钟上升沿到来之前，数据输
雨觞醉月·2023-11-09 11:54

通用奇数分频FPGA设计

奇数分频FPGA设计--完整Verilog程序为CSDN资源的clk_div3模块部分核心程序：仿真结果：小结：上述程序思路。
时间看得见·2023-11-09 11:22

【FPGA学习】时钟分频

概况：用一个频率块的时钟产生一个频率小的时钟实验目的：掌握任意就分频的写法原理：一般来说开发板上面只有一个晶振，即只有一种时钟频率，但是我们有时候需要用到不同频率的时钟，若想要更慢的时钟，则可以将该固定的是何种进行分频，若想要更快的时钟，则可以在这个固定的时钟上进行倍频。无论是分频还是倍频，我们都有两种方法，一种你是使用pll核，另外一种是手动用veriloghdl描述。（适用于整数比的分频），只
jkgkj·2023-11-09 11:19

5分频【FPGA】

所以数据对齐晶振。从第一个晶振开始：5分频：2.5晶振高电平，2.5晶振低电平clk1是3+2clk2是2+3需要clk2下降沿【拉低】clk1上升沿【拉高】clk_out=clk1&clk2;推荐5分频：
cfqq1989·2023-11-09 11:12

3、FFmpeg基础

它包含了非常先进的音频/视频编解码库。
Qt学视觉·2023-11-09 10:48

数字通信和fpga概述——杜勇版本学习笔记

1数字通信处理流程脉冲调制是每个数字通信系统中间必不可少的环节，通常是使用升余弦滚降滤波器来实现。超外差接收机原理是利用本地产生的振荡波与输入信号混频，将输入信号频率变换为某个预先确定的频率的方法。超外差原理最早是由E.H.阿姆斯特朗于1918年提出的。在射频部分，射频输入信号经预选、整流、放大，最后转换成10.7MHz第一中频。数字解调是数字通信系统中最核心的部分，主要涉及滤波器的设计，同步系统
暴龙战士~·2023-11-09 09:55

FPGA配置采集AR0135工业相机，提供2套工程源码和技术支持

目录1、前言免责声明2、AR0135工业相机简介3、我这里已有的FPGA图像处理解决方案4、设计思路框架AR0135配置和采集图像缓存视频输出5、vivado工程1–>Kintex7开发板工程6、vivado
9527华安·2023-11-09 09:25

FPGA高端项目：图像采集+GTX+UDP架构，高速接口以太网视频传输，提供2套工程源码加QT上位机源码和技术支持

目录1、前言免责声明本项目特点2、相关方案推荐我这里已有的GT高速接口解决方案我这里已有的以太网方案3、设计思路框架设计框图视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用数据对齐视频数据解包图像缓存UDP数据组包UDP协议栈UDP协议栈数据发送IP地址、端口号的修改
9527华安·2023-11-09 09:45

Verilog 学习第二节（设计一个以1s频率闪烁的LED灯）

设计一个以1s频率闪烁的LED灯（亮灭各500ms）思考步骤：fpga开发板上默认的时钟频率是50MHz，就是20ns闪烁一次，若要完成500ms闪烁一次的话就需要进行计数，500ms/20ns=25000000
Pluviophile_miao～·2023-11-09 09:56

ffmpeg使用GPU编解码，实现多路推流

环境配置：[参考博客地址环境配置问题：环境配置分为两个部分：安装ffnvcodec结合自己的cudadriver版本去github上下载对应的版本make+makeinstallffmpeg安装：下载ffmpeg项目源码，在其文件夹中运行./configure./configure--enable-gpl--enable-version3--enable-nonfree--enable-share
weixin_44725200·2023-11-09 07:55

混沌算法的研究

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------混沌是决定论非线性系统中既普通存在又极其复杂的现象
fpga和matlab·2023-11-09 00:41

DVPP媒体数据处理内存问题案例

DVPP是昇腾AI处理器内置的图像处理单元，通过AscendCL媒体数据处理接口提供强大的媒体处理硬加速能力，主要功能包括图像编解码、视频编解码、图像抠图缩放等。
昇腾CANN·2023-11-08 22:18

解决Navicat中文注释乱码问题

解决Navicat中文注释乱码问题这个问题是由于编解码不一致导致的。
Luke Ewin·2023-11-08 21:00

matlab矩形脉冲信号_通信数字信号处理基本知识

欢迎FPGA工程师加入官方微信技术群点击蓝字关注我们FPGA之家-中国最好最大的FPGA纯工程师社群1、符号能量问题请问各位大虾，像4QAM，16QAM，32QAM，64QAM调制每符号平均能量怎么求解
weixin_39943799·2023-11-08 20:52

研究生电类综合实验（A1）-NJUST

研究生电类综合实验（A1）-NJUST摘要一、实验器材1、FPGA2、DE2-115开发板2.1开发板资源2.2ControlPanel工具2.3DE2-115开发板3、A/D、D/A开发板二、实验内容
在梦里-119·2023-11-08 20:48

几款国产FPGA系列器件参数汇总

1.高云半导体FPGA器件型号逻辑查找表RAM资源I/O资源pll触发器资源嵌入式内核易失性价格晨熙系列GW2A_1820736868Kbits3844155520GW2A_55547202626Kbits6086410400GW2AR
老王学FPGA·2023-11-08 20:34

【紫光同创国产FPGA教程】【PGC1/2KG第七章】7.数字钟实验例程

版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光FPGA
小眼睛FPGA·2023-11-08 20:27

【紫光同创国产FPGA教程】【PGC1/2KG第五章】序列检测器实验例程

版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光FPGA
小眼睛FPGA·2023-11-08 20:57

紫光同创PGC1KG-LPG100 / PGC2KG-LPG100开发套件|盘古1K/2K开发套件

本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处盘古1K/2K开发套件是基于紫光同创FPGA开发平台的开发套件，以紫光同创Compa系列PGC1KG-LPG100/
小眼睛FPGA·2023-11-08 20:57

【紫光同创国产FPGA教程】【PGC1/2KG第三章】键控彩灯实验例程

版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光FPGA
小眼睛FPGA·2023-11-08 20:57

【紫光同创国产FPGA教程】【PGC1/2KG第四章】数码管动态显示实验例程

版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光FPGA
小眼睛FPGA·2023-11-08 20:57
上一页 41 42 43 44 45 46 47 48 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他