E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
视频图像编解码FPGA
Transformer(
编解码
架构)-Question
1.Transformer模型架构说一下?2.Transformer结构,BERT有几种Embedding编码,分词方法?Transformer中Embedding:TokenEmbedding、PositionalEncoding;分词方法:Byte-pairEncoding(BPE)、Word-piece。BERT中Embedding:TokenEmbedding、SegmentEmbeddi
魏鹏飞
·
2023-10-21 03:56
DatenLord前沿技术分享 No.31
在本周的前沿技术分享中,我们邀请到了西南交通大学邸志雄副教授和他的学生向瀚章,来为大家分享开源
FPGA
设计工具RapidWright技术。01、演讲题目RapidWrig
达坦科技DatenLord
·
2023-10-21 03:32
前沿
前沿技术
DatenLord前沿技术分享 No.12
1、演讲题目OPAE-Xilinx平台级复用开源项目介绍2、演讲时间2022年12月11日上午10:303、演讲人杨碧波,微软亚洲工程院BrainwaveBeijing项目组经理4、引言
FPGA
以其“快速原型
达坦科技DatenLord
·
2023-10-21 02:31
前沿技术分享
前沿技术分享
DatenLord
达坦科技
fpga
开源项目
FPGA
的音乐彩灯VHDL流水灯LED花样,源码和视频
名称:
FPGA
的音乐彩灯VHDL流水灯LED软件:Quartus语言:VHDL代码功能:(1)设计一彩灯控制电路,按要求控制8路(彩灯由发光二极管代替,受实验箱限制,多路同样控制方法)彩灯的亮灭。
蟹代码丫
·
2023-10-21 02:05
fpga开发
彩灯
流水灯
VHDL
音乐
STM32 接收串口数据并且存储 SD,Python 读取 SD 验证
在我们使用STM32或者
FPGA
采集数据的时候,需要将数据存储到SD卡中,因为数据是按照地址存储的,并且没有文件结构,所以不能直接用电脑的文件管理器读取,下面是一种读取数据的办法0.实验平台正点原子STM32F407ZG
天地神仙
·
2023-10-21 01:10
stm32
python
单片机
stm32
python
FPGA
niosII 视频笔记--小梅
P1(SOPC)SOPC技术介绍IP硬核:外设固定无法修改,增加成本和功耗、依赖具体
FPGA
器件
gzc0319
·
2023-10-21 01:35
FPGA
uCOS
verilog
fpga开发
SOPC
FPGA
学习笔记(3):FIFO
FIFO的学习记录FIFO简介什么是FIFO为什么需要FIFOFIFO的通俗理解FIFO的几个相关的概念写在前面同步FIFO的设计1.实验以及仿真平台2.同步FIFO设计框图存储模块状态模块(Status)读写指针3.FIFO的满空判断第一种方法:引入计数器判断是否空满第二种方法:引入额外的一个Bit判断是否空满4.Verilog代码以及仿真Verilog模块实现测试文件仿真波形异步FIFO设计1
Z980778982
·
2023-10-21 01:04
FPGA
学习笔记
fpga开发
学习
异步fifo的设计(
FPGA
)
本文首先对异步FIFO设计的重点难点进行分析最后给出详细代码一、FIFO简单讲解FIFO的本质是RAM,先进先出重要参数:fifo深度(简单来说就是需要存多少个数据)fifo位宽(每个数据的位宽)FIFO有同步和异步两种,同步即读写时钟相同,异步即读写时钟不相同同步FIFO用的少,可以作为数据缓存异步FIFO可以解决跨时钟域的问题,在应用时需根据实际情况考虑好fifo深度即可本次要设计一个异步FI
暖暖的时间回忆
·
2023-10-21 01:04
FPGA
FIFO设计16*8,verilog,源码和视频
演示视频:FIFO设计16*8,verilog,数据显示在数码管_Verilog/VHDL资源下载
FPGA
代码资源下载网:hdlcode.com代码下载:FIFO设计16*8,
蟹代码丫
·
2023-10-21 01:32
fpga开发
FIFO
verilog
先进先出
FPGA
的通用FIFO设计verilog,1024*8bit仿真,源码和视频
深度1024,宽度8代码功能:设计一个基于
FPGA
的FIFO存储器,使之能提供以下功能1.存储空间至少1024储器2.存储位宽8bit3.拓展功能:存储器空、满报警演示视频:http://www.h
蟹代码丫
·
2023-10-21 01:59
FIFO
verilog
quartus
FPGA
音频格式、参数、开发相关总结
mp3既是一种封装格式,又是一种音频
编解码
类型。G.711:是一种由国际电信联盟(ITU-T)制定的音频编码方式,又称为ITU-TG.711。它是
yagerfgcs
·
2023-10-21 01:38
01-流媒体&音视频
#
FFmpeg
音视频
pcm
音频
嵌入式Linux_Petalinux二——
FPGA
学习笔记<?>
前置学习:嵌入式Linux_Petalinux一参考资料:正点原子《DFZU2EG_4EVMPSoC之Linux驱动开发指南》关于SecureCRT中如何配置颜色一.Linux基础外设的使用之前使用Petalinux搭建了Linux系统,有了系统就可以在系统上使用相应外设以及运行应用程序。本章我们学习如何通过Linux系统控制开发板上的基础外设,如LED、按键、EEPROM、以太网等。这些外设都可
switch_swq
·
2023-10-21 00:42
FPGA
学习笔记
fpga开发
学习
笔记
超低延迟直播技术路线,h265的无奈选择
超低延迟,多窗显示,自适应
编解码
和渲染,高分辨低码率,还有微信小程序的标配,这些在现今的监控和直播中都成刚需了,中国的音视频技术人面临着困境,核心门户浏览器不掌握在自己手上,老师只讲即要又要还要,并且一专多能工资少
superxxd
·
2023-10-20 23:41
图像智能
笔记
实时音视频
物联网
javascript
Linux下使用openssl为harbor制作证书
它提供的主要功能有:SSL协议实现(包括SSLv2、SSLv3和TLSv1)、大量软算法(对称/非对称/摘要)、大数运算、非对称算法密钥生成、ASN.1
编解码
库、证书请求(PKCS10)
编解码
、数字证书
编解码
睡不醒的猪儿
·
2023-10-20 22:33
linux
运维
服务器
Xilinx
FPGA
的专用时钟引脚及时钟资源相关
主要参考了https://www.eefocus.com/liu1teng/blog/12-02/237897_4533d.html、XilinxUG471、UG472以及XilinxForum上的一些问答,在此一并表示感谢。---------------------------------------------------------------------------------------
wu_shun_sheng
·
2023-10-20 21:25
FPGA及其开发工具
【关于
FPGA
内部die到pin的延时数据,即pin delay获取方法】
首先,本文只介绍Xilinx的,Alteral的以后。。第一,生成平台Xilinx目前在用的是ISE,和Vivado;二者之间并不是可以互相替代的,或者说这两者不完全是迭代的关系。第二,先介绍常用的–VIVADO这里又有几种方法①不管是windows平台还是linux平台,首先可以使用非工程模式,即TCL模式;******Vivadov2050.1(256-bit)****SWBuild29088
hcoolabc
·
2023-10-20 21:07
FPGA
fpga开发
FPGA
从入门到精通(二十)SignalTapII
之前的工程我们是做仿真,设置激励,观察输出波形去判断代码没有问题,但事实上我们真实的需求是综合后的代码下载到
FPGA
芯片中能够符合预期。
m0_61687959
·
2023-10-20 21:40
fpga开发
ZCU106+ADRV9371+CPRO33-30.72+6 dB 衰减
MPSoCZCU106,XCZU7EV器件配备四核ARM®Cortex™-A53应用处理器、双核Cortex-R5实时处理器、Mali™-400MP2图形处理单元、支持4KP60的H.264/H.265视频
编解码
器二
lwd_up
·
2023-10-20 20:28
Zynq
UltraScale+
MPSoC
zcu106+ad9371
无线通信
信号处理
fpga
ffmpeg 音视频处理神器
它包含了非常先进的音频/视频
编解码
库libavcodec,提供了录制、转换以及流化音视频的完整解决方案。
r_martian
·
2023-10-20 19:20
opencv
工具
ffmpeg
音视频
图像处理
【国产虚拟仪器】基于 ZYNQ 的电能质量系统高速数据采集系统设计
通过对比现有高速采集系统的设计方案,主控电路多以ARM微控制器搭配AD转换芯片、ARM+DSP搭配转换芯片以及
FPGA
+DSP搭配AD转换芯片的架构方式[1-5]。
深圳信迈科技DSP+ARM+FPGA
·
2023-10-20 19:17
国产NI虚拟仪器
fpga开发
ZYNQ+AD7606
国产虚拟仪器
视频模糊如何转高清?
高清视频格式具有
编解码
器和容器,
编解码
器指在压缩高清视频以确保其可以存储和播放。高清视频格式通常使用H.264
编解码
器。如果您正在
jiumillion
·
2023-10-20 15:12
音视频
人工智能
视频画质增强
视频修复
基于
FPGA
的微观磁共振实验设备开发
1.
FPGA
概述1)什么是
FPGA
?现场可编程逻辑门阵列(FieldProgrammableGateArray,
FPGA
)是被设计为可以重新配置编程的集成电路。
ONEFPGA
·
2023-10-20 13:10
fpga开发
简单秒表设计仿真verilog跑表,源码/视频
演示视频:简单秒表设计仿真verilog跑表_Verilog/VHDL资源下载
FPGA
代码资源下载网:hdlcode.com代码下载:简单秒表设计仿真verilog跑表_Verilog/VHDL资源下载名
蟹代码丫
·
2023-10-20 13:48
fpga开发
秒表
Verilog
仿真
FFMPEG实现MP4和m3u8视频文件的转换
它包含了非常先进的音频/视频
编解码
库libavcodec,为了保证高可移植性和
编解码
质量,libavcodec里很多code都是从头开发的。
JYliangliang
·
2023-10-20 11:58
软件安装
WebRTC 中收集音视频
编解码
能力
在WebRTC中,交互的两端在建立连接过程中,需要通过ICE协议,交换各自的音视频
编解码
能力,如
编解码
器和
编解码
器的一些参数配置,并协商出一组配置和参数,用于后续的音视频传输过程。
hanpfei
·
2023-10-20 10:37
实时音视频开发
C/C++
开发
webrtc
图显系统DRM的注册机制研究
图显系统包括图显处理器、时序控制设备、
编解码
设备、PHY等,每个设备的驱动代码独立编写,最后再组织成一个整体。1.组件系统介绍上图里的玩具车由核心单元(控制器)+辅助单元(车轮、底盘等)
Linux与SoC
·
2023-10-20 09:05
drm
linux
gpu
视频
编解码
(七)之FOURCC和YUV关系简介
FOURCC是4字节代码,是一个codec中对压缩格式、颜色、像素格式等的标识。按一个字节8bit,FOURCC通常占4字节32bit。FOURCCisshortfor“fourcharactercode”-anidentifierforavideocodec,compressionformat,colororpixelformatusedinmediafiles.Acharacterinthis
jrglinux
·
2023-10-20 09:30
视频编解码
基础概念
视频编解码
FPGA
形式化验证工具OneSpin360学习笔记(一)
目录OneSpin360图形界面一致性检查举例等价性检查举例Onespin是领先的EDA解决方案提供商,其360系列产品为
FPGA
形式化验证工具。
gostman
·
2023-10-20 08:24
onespin
其他
浅析开源工程WebRTC的技术原理和使用
在WebRTC发布之前,开发实时音视频交互应用的成本是非常昂贵,需要考虑的技术问题很多,如音视频的
编解码
问题,数据传输问题,延时、丢包、抖动、回音的处理和消除等,如果要兼容浏览器端的实时音视频通信,还需
wecloud1314
·
2023-10-20 05:09
webrtc
RGB转HSL的
FPGA
实现
RGB转HSL的
FPGA
实现_bilibili大脑视觉皮层运作机理简介,CNN其实不像它_bilibili联系请用B站私信上上个视频中讲了《
FPGA
如何实现图像直方图统计?》。
qq_32010099
·
2023-10-20 02:47
fpga开发
图像处理
人工智能
FPGA
图像处理中二值算子的一些妙用
在讲
FPGA
编程之前,先要介绍一个我用C-sharp写的图像处理小软件。代码已经上传到这个GitHub库中。
qq_32010099
·
2023-10-20 02:17
fpga开发
图像处理
人工智能
【PXIE301-211】基于PXIE总线的16路并行LVDS数据采集、4路低速、2路隔离RS422数据处理平台
板卡概述PXIE301-211A是一款基于PXIE总线架构的16路高速LVDS、4路低速LVDS采集、2路隔离RS422数据处理平台,该平台板卡采用Xilinx的高性能Kintex7系列
FPGA
XC7K325T
北京青翼科技
·
2023-10-20 00:41
fpga开发
图像处理
信号处理
【PXIE301-211】青翼科技基于PXIE总线的16路并行LVDS数据采集、1路光纤数据收发处理平台
板卡概述PXIE301-211是一款基于PXIE总线架构的16路并行LVDS数据采集、1路光纤收发处理平台,该板卡采用Xilinx的高性能Kintex7系列
FPGA
XC7K325T作为实时处理器,实现各个接口之间的互联
北京青翼科技
·
2023-10-20 00:39
fpga开发
图像处理
arm开发
嵌入式实时数据库
Xilinx
FPGA
10G Ethernet Subsystem example
The10GEthernetsubsystemprovides10Gb/sEthernetMAC,PhysicalCodingSublayer(PCS)andPhysicalMediumAttachment(PMA)transmitandreceivefunctionalityoveranAXI4-Streaminterface.Thesubsystemisdesignedtointerfacew
青城扬沙
·
2023-10-20 00:31
FPGA技术开发
fpga开发
Apache Commons 工具类介绍及简单使用
Codec提供了一些公共的
编解码
实现,比如Base64,Hex,MD5,PhoneticandURLs等等。Collections对java.util的扩展封装,处理数据还是挺灵活的。
packet
·
2023-10-20 00:25
c语言实现qp的编码和解码
于是按照rfc,使用c语言编写qp的
编解码
。这里关于邮件透明加密技术,推荐天御云安的隐密邮,部署简单,不影响用户使用习惯,非常好的一款产品。
rain99_0550
·
2023-10-19 22:33
FPGA
读写操作24lc64
FPGA
读写操作常用的EEPROM芯片24lc64速度250k,刚好400个时钟周期,容易计数。
FPGAeer
·
2023-10-19 21:31
FPGA
fpga
FPGA
ax516_eeprom_24lc04_iic
400k`timescale1ns/1ps////Company://Engineer:////CreateDate:2019/09/0419:06:31//DesignName://ModuleName:top//ProjectName://TargetDevices://ToolVersions://Description:////Dependencies:////Revision://Rev
smallerlang
·
2023-10-19 20:58
FPGA
fpga开发
FPGA
—IIC 设计
FPGA
—IIC设计串行同步半双工通信特点连接简单:只有两条总线(串行时钟总线SCL、串行数据总线SDA);多主多从:可以有多个主机,多个从机;ID唯一:由器件地址决定;传输速度快:I2C总线的传输速率标准模式下可以达到
Lei W.
·
2023-10-19 20:20
FPGA
fpga开发
IIC
通信协议
verilog
FPGA
通信第一篇--USB2.0
FPGA
通信第一篇–USB2.01初识USB1.1简介USB(UniversalSerialBus)是一种支持热插拔的高速串行传输总线,它使用差分信号来传输数据。
CHN_Joker
·
2023-10-19 20:49
FPGA通信技术
fpga开发
物联网
FPGA
project : IIC_wr_eeprom
简介:简单双向二线制,同步串行总线。scl:串行时钟线,用于同步通讯数据。sda:双向串行数据线。物理层:1,支持挂载多设备。2,二线制。3,每个设备有其单独的地址。4,空闲时,sda会被上拉电阻拉高。5,存在多个主机时,通过仲裁逻辑决定那个主机控制总线。6,三个速度模式:标准模式(100kb/s);快速模式(400kb/s);高速模式(3.4Mb/s)地址:器件地址。7bit,最后1bit为读写
warrior_L_2023
·
2023-10-19 20:15
野火征途pro
fpga开发
【
FPGA
零基础学习之旅#15】串口接收模块设计与验证(工业环境)
欢迎来到
FPGA
专栏~串口接收模块设计与验证(工业环境)☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页:小夏与酒的博客该系列文章专栏:
FPGA
学习之旅文章作者技术和水平有限,如果文中出现错误,希望大家能指正欢迎大家关注
小夏与酒
·
2023-10-19 19:17
FPGA学习之旅
fpga开发
学习
Verilog
HDL
串口通信
工业环境
串口接收模块
issp
VIVADO关于VIO IP核(Virtual Input/Output)的使用
VIO它可以实时监控和驱动
FPGA
内部的信号,输入和输出端口的数量和宽度是可以设置的。因为VIO核心与被监控和驱动的设计是同步的,因此应用于设计的时钟约束也会应用于VIO。
爱漂流的易子
·
2023-10-19 19:46
fpga开发
<
FPGA
>好的编码风格(1)--尽量避免组合逻辑环路(Combinational Loops)
在
FPGA
设计中,绝大多数的应用场景都不需要使用组合逻辑环路,我暂时能想到的例外只有随机数发生
孤独的单刀
·
2023-10-19 17:52
FPGA设计与调试
fpga开发
Xilinx
IC
FPGA
altera
组合逻辑环
组合逻辑环路
视频技术发展历史:H.264技术简介
.264,同时也是MPEG-4第十部分,是由ITU-T视频编码专家组(VCEG)和ISO/IEC动态图像专家组(MPEG)联合组成的联合视频组(JVT,JointVideoTeam)提出的高度压缩数字视频
编解码
器标准
eustoma
·
2023-10-19 16:58
MPEG4
h.264
网络
视频会议
算法
video
工具
在Ubuntu 20.04系统下使用snap和apt命令安装Chromium的方法
Chromium和Chrome之间的主要区别在于Chromium是开源的,Chromium不包含专有的网络
编解码
器,也不向Google发送崩溃报告和使用情况跟踪,如果您更喜欢开源应用程序,那么Chromium
凯der苦练心态
·
2023-10-19 14:45
Linux
chrome
ubuntu
ARM-linux与Ubuntu开发工具NFS及流程
Linux虚拟机的型号是:Ubuntu12.04VMware:workstation14proauthor:XianghaiDingDate:2019.01.04板端:Hi3536海思
编解码
芯片IP/TCP
嵌入彭于晏
·
2023-10-19 13:05
linux开发工具使用
linux
iOS中265与264
编解码
播放问题记录
项目不能上传见谅⚠️---找hvc1在ffmpeg设置的同学直接跳到结尾---项目描述:流数据经过sdk传输音视频到终端,解析播放保存等。出现问题:H265视频保存后无法播放。265与264的基础知识不再赘述,网上相关资料很多。可以根据以下几种直接搜,超级详细:1.FFmpeg2.软解硬解3.I帧P帧B帧(本文没有B帧)4.vpsspspps-->>相关知识点很多需要时间整理>1==19//IDR
六两
·
2023-10-19 09:50
【数据压缩】第七次作业——JPEG原理分析及JPEG解码器的调试
目录一、实验项目名称二、实验目的三、实验内容1.JPEG
编解码
原理(1)inputimage:(2)Leveloffset(3)8x8DCT(4)Uniformscalarquantization(5)
阿修宝贝
·
2023-10-19 09:08
linq
c#
Android12之DRM架构(一)
简介:CSDN博客专家,专注Android/Linux系统,分享多mic语音方案、音视频、
编解码
等技术,与大家一起成长!
Android系统攻城狮
·
2023-10-19 06:42
DRM进阶系列
DRM
上一页
53
54
55
56
57
58
59
60
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他