E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
逻辑电路
【电路】电路与电子技术基础 课堂笔记 第13章 组合
逻辑电路
的分析与设计
组合
逻辑电路
:任意时刻的输出稳定状态仅仅取决于该时刻的输入信号,而与输入信号作用前电路所处的状态无关。
令夏二十三
·
2023-06-14 02:35
笔记
【电路】电路与电子技术基础 课堂笔记 第15章 时序
逻辑电路
的分析与设计
15.1时序
逻辑电路
的分析第一步,写方程:时钟方程、驱动方程和状态方程(将驱动方程代入特征方程中得到)第二步,列出状态表,画状态转移图第三步,根据提供的时钟图像,画出时序图第四步,观察输出图像,说明电路的逻辑功能
令夏二十三
·
2023-06-14 02:35
笔记
【电路】电路与电子技术基础 课堂笔记 第11章 数制、编码与逻辑代数
布尔代数是数字
逻辑电路
分析和设计的基础,又称逻辑代数。11.3.1基本逻辑基本逻辑的逻辑符号
令夏二十三
·
2023-06-14 01:04
笔记
CMOS
逻辑电路
CMOS
逻辑电路
目录1PMOS管和NMOS管32CMOS管43非门54与非门65或非门86三态门87传输门98组合与时序
逻辑电路
109R-S触发器1010同步RS触发器1111JK触发器1312维持阻塞式
osnet
·
2023-06-14 00:48
电路基础
cmos
cmos门电路
组合逻辑电路
时序逻辑电路
cmos逻辑门传输延迟时间_组合
逻辑电路
详解、实现及其应用
一、什么是组合
逻辑电路
?在数字电路中,根据逻辑功能的不同,我们可以将数字电路分成两大类,一类叫做组合
逻辑电路
、另一类叫做时序
逻辑电路
。本次主要讲解组合
逻辑电路
的原理、应用和Verilog实现。
weixin_39710396
·
2023-06-14 00:18
cmos逻辑门传输延迟时间
利用全加器实现7段数码管
数值比较器实现
组合
逻辑电路
:(附清华大学课程视频及课件PPT)
组合
逻辑电路
:(附清华大学课程视频及课件PPT)目录:1.组合
逻辑电路
2.组合
逻辑电路
分析方法3.组合
逻辑电路
设计方法4.编码器5.译码器6.数据选择器7.加法器8.数值比较器9.组合电路中的竞争-冒险现象
崽象肚里能撑船
·
2023-06-14 00:18
数电基础
组合逻辑电路
数字IC
Chapter6 CMOS组合逻辑门设计
Chapter6CMOS组合逻辑门设计深入讨论CMOS逻辑系列——静态和动态、传输晶体管、无比和有比逻辑优化逻辑门的面积、速度、能量或稳定性低功耗高性能的电路设计技术6.1引言门电路从高层次上分为组合
逻辑电路
Followex
·
2023-06-14 00:48
数字集成电路——电路
系统与设计
硬件工程
CMOS级
逻辑电路
实现综述
CMOS级
逻辑电路
实现综述CMOS
逻辑电路
,分两部分,上拉部分,下拉部分。上拉部分由PMOS管电路构成,下拉部分由NMOS管电路组成,如下。上下拉,形成互补。
kkinhg
·
2023-06-14 00:46
数字电路
CMOS
数字电路
CMOS级
逻辑电路
FPGA基础知识-数据流建模
andor,bufnot类型的门的真值表学习如何根据电路的逻辑图来生成verilog描述讲述门级设计中的上升、下降和关断延迟解释门级设计中的最小、最大和典型延迟学习内容提示:这里可以添加要学的内容1.门的类型
逻辑电路
可以使用逻辑门来设计
第二层皮-合肥
·
2023-06-13 22:25
FPGA设计-基础篇
fpga开发
关于74HC374使用的总结
74HC374是一个八路d触发器(三态同相)芯片D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字
逻辑电路
中一种重要的单元电路。
wenkic 小琪
·
2023-06-13 11:55
PCB电路
【RISC_V课程笔记】导论
取指(if),译码(id),执行(ex)cpu中断系统的设计以cpu为核心的SOC设计,完成rom,ram,time的外设的设计用uvm对cpu进行验证(systemverilog)理论数字
逻辑电路
数字信号
Dovake
·
2023-06-13 10:34
笔记
FPGA基础知识+基本协议总结(时序篇)
同步时序
逻辑电路
:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才改变;异步时序
逻辑电路
:电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件
Tiffany II
·
2023-06-13 03:50
verilog
fpga开发
Verilog
官方一点:组合
逻辑电路
:简称组合电路,它由最基本的逻辑门电路组合而成。特点是:输出值只与当时的输入值有关,即输出惟一地由当时的输入值决定。
日系粉红猛男八嘎酱
·
2023-06-12 05:57
Verilog
fpga开发
电子工程师最全面试题大全
c)请画出用D触发器实现2倍分频的
逻辑电路
?d)什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?e)什么是同步逻辑和异步逻辑?
杨广帅
·
2023-06-10 16:44
模拟电子技术
电子工程师面试题
电子工程师必备
电子工程师技能
电子工程师基础
电子工程师面试题
c)请画出用D触发器实现2倍分频的
逻辑电路
?d)什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?e)什么是同步逻辑和异步逻辑?
warm朵朵
·
2023-06-10 16:43
电子工程师面试
Vivado下组合逻辑模块的仿真
文章目录与门或门非门异或门同或门比较器半加器全加器乘法器数据选择器3-8译码器三态门组合
逻辑电路
的特点是任意时刻的输出仅仅取决于输入信号,输入信号变化,输出立即变化,其变化不依赖于时钟。
西岸贤
·
2023-06-10 15:57
fpga
Verilog
Vivado
Vivado下时序逻辑模块的仿真
文章目录D触发器两级D触发器带异步复位的D触发器带异步复位和同步置数的D触发器移位寄存器单口RAM伪双口RAM真双口RAM单口ROM组合
逻辑电路
在逻辑功能上特点是任意时刻的输出仅仅取决于当前时刻的输入,
西岸贤
·
2023-06-10 15:57
fpga
Verilog
Vivado
FPGA量子类比机制-FPQA,将在量子运算设计中引发一场新的革命
FPGA允许设计人员创建适合特定应用的定制
逻辑电路
,并在投入昂贵的ASIC开发之前,快速原型化和测试新设计。大约40年后,现场可程式化量子位元阵列(field-p
FPGA技术联盟
·
2023-06-09 04:39
fpga开发
状态机角度,理解程序如何在计算机上执行
将C需要看做状态机2将指令集看做状态机3将微结构看做状态机4C程序→指令集通过编译器实现;将C程序的变量→指令集的寄存器或内存语句→指令序列5指令集→微结构通过电路实现,将指令集的寄存器或存储器→时序
逻辑电路
狮子座硅农(Leo ICer)
·
2023-06-08 19:01
芯片设计
状态机
c程序
计算机
数字逻辑基础实验二—时序
逻辑电路
的设计
实验目的(1)掌握中规模集成寄存器构成的时序
逻辑电路
的设计方法。(2)掌握中规模集成计数器设计N进制计数器的方法。(3)学会用时序功能器件构成综合型应用电路。
bit基因重组
·
2023-06-08 15:54
bit软件工程专业数字逻辑
fpga开发
FSM有限状态机设计(Logisim)
第1关:时序
逻辑电路
的分类第2关:6进制递增计数器——状态转换组合逻辑设计实验任务完成6进制递增计数器的状态转换组合逻辑的设计。
橙子了吗
·
2023-06-08 05:22
头歌
嘎嘎嘎嘎嘎嘎
rust
Qt_C++读写M1IC卡源码支持windows国产linux操作系统
每个扇区为4块,每块16个字节,以块为存取单位;2、每个扇区有独立的一组密码及访问控制;3、每张卡有唯一序列号,为32位;4、具有防冲突机制,支持多卡操作;5、无电源,自带天线,内含加密控制逻辑和通讯
逻辑电路
津津有味道
·
2023-06-08 00:25
IC读写器
18002295132
QQ:954486673
Qt读写IC卡
Qt读写M1卡
Qt调DLL
Qt调so库
Qt读写NFC
电子技术——通路晶体管逻辑
电子技术——通路晶体管逻辑一个原理上较为简单的
逻辑电路
的实现可以由多个开关组成,开关受到逻辑输入的控制,如图:这里的开关可以通过单个NMOS或是一对CMOS实现,如图:其中CMOS实现我们称为CMOS传输门配置
爱寂寞的时光
·
2023-06-07 17:03
电子技术
硬件工程
嵌入式硬件
单片机
物联网
fpga开发
电子技术——伪NMOS
逻辑电路
电子技术——伪NMOS
逻辑电路
伪NMOS逻辑反相器下图展示了从CMOS修改而来的CMOS反相器:在这里只有QNQ_NQN接入输入端电压,同时QPQ_PQP接地。
爱寂寞的时光
·
2023-06-07 17:02
电子技术
嵌入式硬件
硬件工程
单片机
物联网
电子技术——数字IC技术,
逻辑电路
和设计方法
电子技术——数字IC技术,
逻辑电路
和设计方法在我们之前的学习中,我们学习了CMOS技术,然而CMOS技术并不是唯一的数字逻辑技术,因此,本节系统的介绍当今使用的数字技术和
逻辑电路
族。
爱寂寞的时光
·
2023-06-07 17:32
电子技术
物联网
单片机
硬件工程
fpga开发
嵌入式硬件
【verilog】用七段数码管显示二进制编码的十进制数
实验目的用七段数码管显示0~9,输入为四个信号,这四位二进制数表示十进制的0~9实验原理与内容图1
逻辑电路
与七段显示器图2真值表根据卡诺图,得出a~g的逻辑表达式:a=~X2~X0+X1+X2X0+X3b
芋泥*
·
2023-06-07 05:34
数字逻辑
fpga开发
【verilog】多功能数字钟的设计
能用verilog描述简单的时序
逻辑电路
。实验原理多功能数字钟应该具有的基本功能有:显示时-分-秒、整点报时、小时和分钟可调等。
芋泥*
·
2023-06-07 05:34
数字逻辑
fpga开发
java状态机应用场景_Java架构师方案—状态机(附完整项目代码)
***1.简单介绍状态机*****2.状态机的本质*****3.状态机应用场景****1.简单介绍状态机**状态机由状态寄存器和组合
逻辑电路
构成,能够根据控制信号按照预先设定的状态进行状态转移,是协调相关信号动作
尹子先生
·
2023-04-20 22:12
java状态机应用场景
【入门学习三】基于 FPGA 使用 Verilog 实现按键状态机代码及原理讲解
一、状态机基本概念状态机由状态寄存器和组合
逻辑电路
构成,能够根据控
上班摸不了鱼
·
2023-04-20 22:11
FPGA新手入门
状态机
verilog
fpga
论状态机的实际应用:
这里同学们可以看一下我有关于状态机的另一篇博客被数电老师痛斥期中试卷后的数电知识总结(四):时序
逻辑电路
的分析与设计_靳小锅er的博客-CSDN博客我最先得知到这个概念是在FPGA里,但是实际使用它的时候
靳小锅er
·
2023-04-20 22:09
数电
其他
算法
嵌入式
c++
CMOS与TTL(下):TTL、CMOS
RTL速度慢且不稳定,又过了几年,德州仪器的TTL
逻辑电路
后来居上。
Wu_ShF
·
2023-04-20 10:41
嵌入式硬件
物联网
单片机
stm32
算法
深入浅出
逻辑电路
(4)介绍几种常见的译码器
译码器是啥?输入一组二进制编码,输出一个有效的信号译码器输入的n位二进制代码有2n种取值,称为2n种不同的编码值。若将每种编码分别译出,则译码器有2n个译码输出端,这种译码器称为全译码器。若译码器的输入编码是1位BCD码,则不是输入取值的所有组合都有意义,此时只需要与输入BCD码相对应的十个译码输出端,这种译码器称为部分译码器。3线-8线译码器74138特点:74138是3位自然二进制编码的全译码
杂化轨道VSEPR
·
2023-04-20 00:19
电子电路
ccf csp 2020年09月 第三题:点亮数字人生(dfs + 判环)
题目背景土豪大学的计算机系开了一门数字
逻辑电路
课,第一个实验叫做“点亮数字人生”,要用最基础的逻辑元件组装出实际可用的电路。
一只谜谜怪
·
2023-04-19 16:32
dfs
图论遍历
计算机中为什么要使用二进制存储数据?
二进制可以对应计算机中的高低电压,技术上容易实现,如果用计算机采用十进制,很难找到十个稳定的元件来表示其优点为:1.技术实现简单,计算机由
逻辑电路
组成,
逻辑电路
的两个状态“开”和“关”可以用1和0表示2
你好,tomorrow。
·
2023-04-18 21:31
系统配置
系统安全
逻辑电路
演算公式
本文记录常用的
逻辑电路
演算法则,以便日常使用查阅。
逻辑电路
设计中使用的代数成为逻辑代数或称布尔代数。
Leungfung
·
2023-04-18 10:02
使用CH9102F平替ESP32系列下载电路中的CP2102
再通过自动下载
逻辑电路
,将RTS、DTR的流控信号对ESP32系列芯片的“EN”使能以及“GP
jack813
·
2023-04-18 01:10
单片机
物联网
CH9102
CP2102
ESP32
计算机组成原理:5. 输入输出系统
}{更好的阅读体验}}更好的阅读体验5.1输入输出系统概述5.1.1输入输出系统的发展概况早期阶段早期的I/O设备种类较少,I/O设备与主存交换信息都必须通过CPU:每个I/O设备都必须配有一套独立的
逻辑电路
与
浪漫主义狗
·
2023-04-17 17:14
网络
计算机系统基础实验:认识logisim软件、门电路逻辑功能测试(仿真)
通过logisim对
逻辑电路
进行分析文章目录目录文章目录前言一、使用工具二、实验过程1.门电路绘制2.真值表总结前言计算机系统基础也开了实验课,实验内容是利用logisim软件进行测试门电路和逻辑芯片的逻辑功能于是在这里记录一下一
此镬加之于你
·
2023-04-17 15:18
机器学习
pandas
java
进制基础知识
十进制:0,1,2,3,4,5,6,7,8,9R进制:由0~(R-1)组成,并且每一位上的数据逢R进1我们的计算机是由
逻辑电路
组成,
逻辑电路
通常只要两个状态:开关的接通与断开这两种状态正好可以用"0"和
iuiu啊
·
2023-04-17 11:24
java
LabVIEW-使用与非门实现三人表决器
根据真值表和表达式Y=((AB)'(BC)'(AC)')'可以画出
逻辑电路
图从而实现三人表决器的功能。
小鱼的学习笔记
·
2023-04-17 06:06
LabVIEW学习
LabVIEW
微型计算机原理与应用(王克义)课后第二章-第五章
存放的位置由存储器的地址指定3计算机在工作时能够自动地从存储器中取出指令加以执行2.说明计算机执行指令的基本过程:取指令,分析指令,执行指令3.是说明硬布线控制器与微程序控制器的各自优缺点:硬布线控制器是由组合
逻辑电路
和时钟信号长生
尚泽一
·
2023-04-16 08:08
微机原理
大数据
触发器——SR锁存器
目录概述触发器触发器的分类具体电路来分析触发器1.SR锁存器特性表(横着看)概述组合逻辑的基本单元电路是门电路另外一种电路叫做时序
逻辑电路
,时序
逻辑电路
的输出不但和输入有关,还和原来的状态有关在这样的电路中
严正安
·
2023-04-15 18:11
数字电路
单片机
嵌入式硬件
数电相关知识
文章目录
逻辑电路
与或非异或门电路与的物理电路电压比较器D型锁存器优先编码器边沿触发器RS触发器施密特触发器基本原理555定时器数电电平TTL器件CMOS器件
逻辑电路
与或非异或门电路与乘大于1或加大于1异或异性为
32码奴
·
2023-04-15 05:17
嵌入式开发
单片机
stm32
嵌入式硬件
数字逻辑理论——组合电路
利用数据选择器设计组合
逻辑电路
m:组合电路输入变量个数n:数据选择器的控制端个数(1)m=n利用8选1数据选择器设计函数:F=AB’+A’C+BC’待设计卡诺图:F=∑(1,2,3,4,5,6)(2)m
海绵笨笨
·
2023-04-15 02:15
随笔记录
数字电路
FPGA基础学习总结(一)——数字系统和FPGA(基本结构、组合时序逻辑、Verilog、避免锁存器生成、可综合与不可综合、流水线结构、查找表、降低FPGA功耗)
文章目录数字系统和FPGA1、数字系统的简单介绍1.1控制单元和数据通路1.2组合电路和时序电路1.2.1组合
逻辑电路
1.2.2时序
逻辑电路
锁存器Latch、触发器和寄存器带有异步复位,上升沿触发的触发器带有同步复位
Fighting_XH
·
2023-04-14 05:21
FPGA基础
modelsim仿真
数字通信
fpga开发
硬件工程
电子技术基础(三)_第6章组合
逻辑电路
_重要的型号
类型电路的功能型号加法器也称运算器4位二进制加法器74LS834位二进制超前进位全加器74LS283算术逻辑单元74LS381集成编码器8线——3线优先编码器8线:8个输入,3线:3个输出74LS148编码器10线——4线优先编码器74LS147二进制译码器(这里二进制指输出为二进制)3线——8线译码器简称:3——8译码器74LS138集成二进制译码器双2——4译码器74LS139集成二进制译码器
ximanni18
·
2023-04-13 02:13
电子_数电_第6章组合逻辑电路
数字电路
组合逻辑电路
Python基础知识(二进制与字符编码、Python中的标识符和保留字、变量的定义和使用、变量的多次赋值)
6.二进制与字符编码什么叫二进制与字符编码计算机是由
逻辑电路
组成的,
逻辑电路
也有两种状态开和关可以用0和1表示如图:一个位置上你可以写上0或者1,如果还想有更多的状态可以加位置可以0或者一,也可以表示更多可以加到八个位置
我这迷人的《Python》
·
2023-04-12 20:29
Python
python
【数电实验】触发器及其应用
实验三触发器及其应用一实验目的1了解触发器的触发方式(上升沿触发、下降沿出发)及其触发特点;2测试常用触发器的逻辑功能;3掌握用触发器设计同步时序
逻辑电路
的方法。
MorleyOlsen
·
2023-04-12 02:13
数字电子技术
学习方法
程序人生
经验分享
数字电子技术
数电实验
理解FPGA的基础知识——同步电路设计
01触发器触发器(FlipFlop,FF)是一种只能存储1个二进制位(bit,比特)的存储单元,并且具备记忆功能,可以用作时序
逻辑电路
的记忆元件。
FPGA技术联盟
·
2023-04-11 19:59
fpga开发
FPGA的基础结构
深入理解FPGA的基础结构-知乎(zhihu.com)原理和结构FPGA的构成要素逻辑要素(逻辑块,LogicBlock,LB):用于实现
逻辑电路
。
xiongyuqing
·
2023-04-11 12:37
FPGA
fpga开发
fpga结构
上一页
3
4
5
6
7
8
9
10
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他