E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
逻辑电路
数电相关知识
文章目录
逻辑电路
与或非异或门电路与的物理电路电压比较器D型锁存器优先编码器边沿触发器RS触发器施密特触发器基本原理555定时器数电电平TTL器件CMOS器件
逻辑电路
与或非异或门电路与乘大于1或加大于1异或异性为
32码奴
·
2023-04-15 05:17
嵌入式开发
单片机
stm32
嵌入式硬件
数字逻辑理论——组合电路
利用数据选择器设计组合
逻辑电路
m:组合电路输入变量个数n:数据选择器的控制端个数(1)m=n利用8选1数据选择器设计函数:F=AB’+A’C+BC’待设计卡诺图:F=∑(1,2,3,4,5,6)(2)m
海绵笨笨
·
2023-04-15 02:15
随笔记录
数字电路
FPGA基础学习总结(一)——数字系统和FPGA(基本结构、组合时序逻辑、Verilog、避免锁存器生成、可综合与不可综合、流水线结构、查找表、降低FPGA功耗)
文章目录数字系统和FPGA1、数字系统的简单介绍1.1控制单元和数据通路1.2组合电路和时序电路1.2.1组合
逻辑电路
1.2.2时序
逻辑电路
锁存器Latch、触发器和寄存器带有异步复位,上升沿触发的触发器带有同步复位
Fighting_XH
·
2023-04-14 05:21
FPGA基础
modelsim仿真
数字通信
fpga开发
硬件工程
电子技术基础(三)_第6章组合
逻辑电路
_重要的型号
类型电路的功能型号加法器也称运算器4位二进制加法器74LS834位二进制超前进位全加器74LS283算术逻辑单元74LS381集成编码器8线——3线优先编码器8线:8个输入,3线:3个输出74LS148编码器10线——4线优先编码器74LS147二进制译码器(这里二进制指输出为二进制)3线——8线译码器简称:3——8译码器74LS138集成二进制译码器双2——4译码器74LS139集成二进制译码器
ximanni18
·
2023-04-13 02:13
电子_数电_第6章组合逻辑电路
数字电路
组合逻辑电路
Python基础知识(二进制与字符编码、Python中的标识符和保留字、变量的定义和使用、变量的多次赋值)
6.二进制与字符编码什么叫二进制与字符编码计算机是由
逻辑电路
组成的,
逻辑电路
也有两种状态开和关可以用0和1表示如图:一个位置上你可以写上0或者1,如果还想有更多的状态可以加位置可以0或者一,也可以表示更多可以加到八个位置
我这迷人的《Python》
·
2023-04-12 20:29
Python
python
【数电实验】触发器及其应用
实验三触发器及其应用一实验目的1了解触发器的触发方式(上升沿触发、下降沿出发)及其触发特点;2测试常用触发器的逻辑功能;3掌握用触发器设计同步时序
逻辑电路
的方法。
MorleyOlsen
·
2023-04-12 02:13
数字电子技术
学习方法
程序人生
经验分享
数字电子技术
数电实验
理解FPGA的基础知识——同步电路设计
01触发器触发器(FlipFlop,FF)是一种只能存储1个二进制位(bit,比特)的存储单元,并且具备记忆功能,可以用作时序
逻辑电路
的记忆元件。
FPGA技术联盟
·
2023-04-11 19:59
fpga开发
FPGA的基础结构
深入理解FPGA的基础结构-知乎(zhihu.com)原理和结构FPGA的构成要素逻辑要素(逻辑块,LogicBlock,LB):用于实现
逻辑电路
。
xiongyuqing
·
2023-04-11 12:37
FPGA
fpga开发
fpga结构
【蓝桥杯嵌入式】第十四届蓝桥杯嵌入式省赛(第一场)客观题及详细题解
题1解析 编码器,具有编码功能的
逻辑电路
,能将每一个编码输入信号变换为不同的二进制的代码输出,是一个组合
逻辑电路
。
☞黑心萝卜三条杠☜
·
2023-04-11 04:20
#
蓝桥杯嵌入式
单片机
蓝桥杯
单片机
stm32
c语言
嵌入式硬件
OpenGL之深入解析屏幕成像和渲染原理
一、CPU与GPUCPU内部组成:GPU内部组成(ALU:算术逻辑单元,是能实现多组算术运算和逻辑运算的组合
逻辑电路
):CPU和GPU因为设计之初需求就不一样,所以它们的组成不同,在计算机中的分工也不同
╰つ栺尖篴夢ゞ
·
2023-04-10 14:10
OpenGL
ES
OpenGL
屏幕成像
渲染原理
分频计数器——偶数、奇数、半整数、任意小数分频及verilog代码实现
文章目录前言一、偶数分频1、使用D触发器设计一个同时输出2/4/8分频的50%占空比的时钟分频器2、用D触发器带同步高置数和异步高复位端的二分频的电路,画出
逻辑电路
3、输入频率10MHz,输出频率1MHz
_lalla
·
2023-04-10 11:35
verilog手撕代码
学习
verilog
时钟分频器
偶数分频
奇数分频
低功耗技术——流水线设计(加法器和乘法器)
编写一个4bit乘法器模块,并例化该乘法器求解c=12*a+5*b二、降低FPGA功耗1、静态功耗2、动态功耗前言2023.3.31今天学习降低功耗的一些方法一、流水线电路最高工作频率:取决于最长的组合
逻辑电路
的延时值数据传播时
_lalla
·
2023-04-10 11:31
IC基础知识学习笔记
学习
低功耗
流水线
乘法器
加法器
【通信基础】TTL、RS232、RS485
RS4851、RS485简介2、特点3、传输距离4、经典电路5、传输差分电平信号TTL1、TTL简介TTL的英文全称是Transisor-TransisorLogic.翻译过来就是晶体管与晶体管之间的
逻辑电路
小途
·
2023-04-10 06:33
单片机基础
串口通信
蓝桥杯客观题知识点
一、异步和同步的在于有无统一的时钟信号异步无同步有RS485半双工、异步、串行、差分输入------多级通信(USB\键盘等外设)RS232全双工、异步、串行、单端输入------一对一通信二、组合
逻辑电路
和时序
逻辑电路
的区别组合
老穆雷
·
2023-04-09 22:04
蓝桥杯单片机
蓝桥杯
单片机
嵌入式硬件
可编程定时/计数器 8254
写入8254工作模式,向计数器写入计数初值,某计数器读取当前的计数值读/写
逻辑电路
:选定制定寄存器,并指定读写操作A0A1说明00
不搞数学的汤老师
·
2023-04-09 03:00
微机接口技术
微型计算机及接口技术
二、操作系统上的程序(程序和编译器)
一、程序程序就是状态机程序=计算+syscall1、状态机和数字电路数字
逻辑电路
:数码管状态=寄存器保存的值初始状态=RESET迁移=组合
逻辑电路
计算寄存器下一个值2、c程序的状态机模型:汉诺塔状态=堆
[T]
·
2023-04-09 00:08
操作系统设计与实现
系统架构
2019年HUAWEI秋招IC设计笔试题
位二进制数【A】6【B】8【C】7【D】5时间尺度定义为timescale10ns/100ps,选择正确答案(B)【A】时间精度10ns【B】时间精度100ps【C】时间单位100ps【D】时间精度不确定时序
逻辑电路
不仅与输入有关
一条摸水鱼
·
2023-04-06 22:44
计算机组成原理运算器数据,计算机组成原理-运算器实验
(一)算术逻辑运算器一、实验目的与要求目的:1.掌握算术逻辑运算器单元ALU(74LS181)的工作原理2.掌握简单运算器的数据传送通道3.验算由74LS181等组合
逻辑电路
的运算功能发生器运算功能4.
彼谷
·
2023-04-06 01:07
计算机组成原理运算器数据
数字逻辑 01.开始
数字系统:对数字信号进行处理,加工,传递,存储的一个实体,有数字
逻辑电路
组成。由于自然界的信号大部
qq_38757863
·
2023-04-05 08:01
数字逻辑电路
笔记 | 计算机系统基础:02-逻辑运算电路
零.课程要点:了解基础
逻辑电路
C语言中的各类运算判断溢出与数据舍入如果没学过基础
逻辑电路
,应该是有专门的一门课《数字
逻辑电路
》,那门课里有更详细的介绍。
KPlayer
·
2023-04-05 08:07
双稳态电路的两个稳定状态是什么_干货 | 常见的脉冲电路到底有何用途和特点?终于了解了!...
数字电子电路又可分成脉冲电路和数字
逻辑电路
,它们处理的都是不连续的脉冲信号。脉冲电路是专门用来产生电脉冲和对电脉冲进行放大、变换和整形的电路。
weixin_39980082
·
2023-04-04 19:58
双稳态电路的两个稳定状态是什么
截止失真放大电路
钟表的用途和作用
双稳态电路的两个稳定状态是什么_干货|常见的脉冲电路到底有何用途和特点?终于了解了!...
数字电子电路又可分成脉冲电路和数字
逻辑电路
,它们处理的都是不连续的脉冲信号。脉冲电路是专门用来产生电脉冲和对电脉冲进行放大、变换和整形的电路。
weixin_39520988
·
2023-04-04 19:57
双稳态电路的两个稳定状态是什么
截止失真放大电路
钟表的用途和作用
双稳态电路的两个稳定状态是什么_干货|常见的脉冲电路到底有何用途和特点?终于了解了!|脉冲|晶体管|双稳|单稳|振荡器...
数字电子电路又可分成脉冲电路和数字
逻辑电路
,它们处理的都是不连续的脉冲信号。脉冲电路是专门用来产生电脉冲和对电脉冲进行放大、变换和整形的电路。
weixin_39716044
·
2023-04-04 19:57
双稳态电路的两个稳定状态是什么
截止失真放大电路
钟表的用途和作用
电工学复习【9】-- 触发器和时序
逻辑电路
Sd非和Rd非都是输入端,Q和Q非都是输出端被遮住的部分:可能是0Rd非是直接置零端,如果输入的Rd=0,则Rd非为1,此时输出结果会被强制置零Sd非是直接置一端,如果输入的Sd=0,则Sd非为1,此时输出结果会被强制置一高电平就可以看作输入是1低电平就可以看作输入是0jk触发器只在时钟脉冲的下降沿触发主从型jk触发器的状态表必须得背下来图中的红线部分就是原态画上面输出Q波形图的画法:1.将时钟脉
Metallic Cat
·
2023-04-02 13:39
fpga开发
Verilog 运算符简介
大多数情况下,设计者可以使用verilog的运算符来创建可以被综合的布尔表达式或
逻辑电路
,但是也
孤独的单刀
·
2023-04-02 12:18
技术文档翻译
fpga开发
Verilog
FPGA
【Verilog】组合
逻辑电路
-- 程序设计及应用
实现数据选择功能的
逻辑电路
称为数据选择器,他的作用相当于单刀双掷开关源程序modulemux21(inp
秃头仔仔
·
2023-04-02 10:15
数字芯片研发
#
Verilog
fpga开发
Verilog
数字芯片研发
数据选择器
超前进位加法器
Verilog HDL(五):组合逻辑(always和assign)与时序逻辑
组合逻辑1.概念:从电路本质上讲,组合
逻辑电路
的特点是输出信号只是当前时刻输入信号的函数,与其他时刻的输入状态无关,不涉及信号跳变沿的处理。无存储电路,也没有反馈电路。
兜-兜
·
2023-04-02 09:06
Verilog
HDL
Verilog实现组合
逻辑电路
在verilog中可以实现的数字电路主要分为两类----组合
逻辑电路
和时序
逻辑电路
。组合
逻辑电路
比较简单,仅由基本逻辑门组成---如与门、或门和非门等。
孤独的单刀
·
2023-04-02 09:26
技术文档翻译
Verilog
fpga开发
Xilinx
altera
IC
(一)电子器件、电子技术和电子电路概念简介
电子技术集成电路技术集成电路(IC、微电路、微芯片、芯片)微处理器裸晶(Die)的概念模拟电子技术(略)数字电子技术电子电路集成电路(物理量的分类)模拟电路数字电路(分类)概述、研究、分析方法、数字电路的优点和数字化组合
逻辑电路
和时序
逻辑电路
Tenloy
·
2023-04-01 09:33
[架构之路-20]:目标系统 - 硬件平台 - 嵌入式系统硬件电路基础:架构、设计流程、总线、外设、基本电路、编码
1.6嵌入式SOC芯片内部架构第2章硬件电路设计基础2.1嵌入式硬件电路设计流程2.2原理图设计2.3PCB设计2.4PCB生产与焊接2.5CPLD编程2.6FPGA编程第3章嵌入式系统硬件基础电路3.1
逻辑电路
文火冰糖的硅基工坊
·
2023-04-01 03:23
架构之路
硬件
架构
硬件架构
总线
设备
《计算机组成与CPU设计实验》1 组合逻辑(一)
本篇内容为《计算机组成与CPU设计实验》——三态门和多路器参考视频:计算机组成与CPU设计实验_江苏大学_中国大学MOOC(慕课)(icourse163.org)
逻辑电路
的类型组合逻辑CombinationalLogic
桐桐花
·
2023-03-30 09:58
Verilog
Verilog
【新手向】Verilog中 判断语句 的执行时序总结
always块中的时序
逻辑电路
基本拓扑如下图所示,由两个触发器级联构成。上述两个always块的过程都是在同步时钟下进行的时序
逻辑电路
。
锤王马加爵
·
2023-03-30 08:37
HDL专栏
#
FPGA
fpga/cpld
fpga
verilog
verilog之时序
逻辑电路
(附代码)
到目前为止,要想掌握组合逻辑,就请先掌握本文列出的计数器、触发器、锁存器、寄存器分频器等简单的组合
逻辑电路
。1.触发器包括RS触发器、JK触发器、D触发器、T触发器。
杰之行
·
2023-03-30 08:43
verilog
时序逻辑电路
Verilog使用always块实现时序逻辑
verilog中可以实现的数字电路主要分为两类----组合
逻辑电路
和时序
逻辑电路
。与组合
逻辑电路
相反,时序电路电路使用时钟并一定需要触发器等存储元件。因此,输出信号与时钟同步,而不是立即发生变化。
孤独的单刀
·
2023-03-30 08:54
技术文档翻译
fpga开发
Xilinx
Verilog
altera
FPGA
verilog实例-流水线(Pipeline)
Pipeline的深度4、流水线中的反压5、流水线中的冲突(a)资源冲突(b)数据冲突4、流水线设计实例(1)流水线加法器(2)并行加法器1、流水线简介概念所谓流水线设计实际上是把规模较大、层次较多的组合
逻辑电路
分为几个级
deilt
·
2023-03-30 02:08
verilog实例设计
fpga开发
钟控触发器(RS、D、JK、T)
目录1、钟控RS触发器2、钟控D触发器3、钟控JK触发器4、钟控T触发器钟控T’触发器在时序
逻辑电路
中,经常要求触发器的翻转时刻受时钟脉冲控制,而翻转到什么状态由输入以及现态决定。
狂放不羁霸
·
2023-03-29 15:45
计算机系统结构
java
数据库
jvm
实验五 组合
逻辑电路
的设计——加法器、比较器
来自电子科技大学中山学院(数电实验)基础实验(1)利用7483设计4位以内的加法器,请给出实验电路,并根据表5.4要求填写输出结果。表5.47483实现4位内的二进制加法表5.4(2)给出7485实现4位二进制比较器的电路图,分析其工作原理。原理:当参加比较的2个4位二进制数A3-A0和B3-B0的高位不等时,比较结果就由高位确定,低位和级联输入的取值不起作用;高位相等时,比较结果由低位确定;当2
一瓶星星糖
·
2023-03-27 16:54
CMOS电路基础逻辑图
一、按制造门的电路晶体管的不同分类:1.MOS型:CMOS、NMOS、PMOS(主要用于数字
逻辑电路
系统)2.双极型:TTL,ECL(Emitor-coupledlogic:设计耦合逻辑门)3.混合型:
打着石膏脚的火星人
·
2023-03-25 15:06
该不该放弃FPGA这条路?
FPGA对比ASICASIC在设计完成流片之后,内部
逻辑电路
就固定了,芯片的功能也就固定的。FPGA是选择相应的器件,然后设计电路,下载到FPGA器件中去,是可以修改电路功能的。
IC观察者
·
2023-03-23 19:54
《电脑组装与维修宝典》
2、
逻辑电路
:非门(正负)、与门(正正得正)、或门(负负得负)。3、电脑诞生1946年,埃尼阿克;计算机之父:冯.诺依曼。
DanHuang_01b8
·
2023-03-19 05:55
存储系统的笔记
operation:寄存器组op2=>operation:cacheop3=>operation:主存op4=>operation:辅存op1->op2->op3->op4op11=>operation:电路(组合
逻辑电路
圣三一
·
2023-03-18 09:59
verilog语言实现四位比较器
姓名:杨汉雄学号:19011210569【嵌牛导读】VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示
逻辑电路
图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能
d36a3fd5b3e4
·
2023-03-16 14:08
verlilog语言实现四路数据选择器
姓名:杨汉雄学号:19011210569【嵌牛导读】VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示
逻辑电路
图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能
d36a3fd5b3e4
·
2023-03-14 02:11
Verilog中关于case语句的优先级
对于这样的组合
逻辑电路
always@(X)case(X)X1:X2:……endcase如果分支项包含变量X的所有取值情况,并且互相不重复,那么这样的情况,其实没有必要使用综合指令。
长弓的坚持
·
2023-03-13 20:10
[离散数学]命题逻辑P_6:命题等价公式及应用
[离散数学]命题逻辑P_6:命题等价公式及应用前言1.基本等价关系定理2.判断公式类型例1:证明公式类型例2:证明复杂公式间的等价关系3.开关电路化简4.
逻辑电路
化简5.智力游戏总结前言第六讲:命题公式等价公式及应用数理逻辑
H3T
·
2023-03-13 07:39
#
第二讲:命题逻辑
学习
[Unity]有限状态机FSM
概念1.有限状态机:状态机由状态寄存器和组合
逻辑电路
构成,能够根据控制信号按照预先设定的状态进行状态转移,是协调相关信号动作、完成特定操作的控制中心。
Loyal_HAC
·
2023-03-12 09:16
FPGA基础自学流程
目录一、QuartusII与Modelsim软件安装与破解二、完成基础电路仿真1、组合
逻辑电路
(1)、基本的与或非门电路仿真与基本的加减乘除仿真(2)、半加器和全加器(3)、编码器和译码器(5)、数据选择器
話缘羽弈
·
2023-03-11 07:42
FPGA自学
fpga开发
数字集成电路设计(四、Verilog HDL数字逻辑设计方法)(二)
二进制计数器3.2.2(重要)任意进制计数器3.3移位寄存器3.4序列信号发生器3.4.1例:产生10011序列的信号发生器(总结)序列信号发生器3.4.2伪随机码发生器3.时序电路的设计所有的是时序
逻辑电路
都可以拆成组合逻
普通的晓学生
·
2023-03-10 13:45
Verilog
HDL数字集成电路设计
fpga开发
FPGA数字系统设计(6)——时序
逻辑电路
设计
用always@(posedgeclk)描述时序
逻辑电路
的基础——计数器(在每个时钟的上升沿递增1)例1.四位计数器(同步使能、异步复位)//ModuleName:counter_4bit//Description
奋斗的蜗牛543464
·
2023-03-10 13:42
FPGA
fpga
FPGA学习笔记(六)—— 时序
逻辑电路
设计
用always@(posedgeclk)描述时序
逻辑电路
的基础——计数器(在每个时钟的上升沿递增1)例1.四位计数器(同步使能、异步复位)//ModuleName:counter_4bit//Description
dibangyan1271
·
2023-03-10 13:12
嵌入式
c/c++
上一页
4
5
6
7
8
9
10
11
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他