逻辑电路

组合逻辑电路中的 竞争-冒险

竞争：门电路两个输入信号同时向相反的逻辑电平跳变（一个从1变为0，一个从0变为1）。竞争-冒险：由于竞争而在电路输出端可能产生尖峰脉冲的现象。检查竞争-冒险：消除竞争-冒险：
普罗米修斯1024·2020-09-15 08:26

【数电基础】竞争和冒险

竞争(Competition):在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争冒险(risk)：信号在器件内部通过连线和逻辑单元时
谁怜智勇心·2020-09-15 08:39

查找表的原理与结构 什么是竞争与冒险现象？怎样判断？如何消除？

当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM,这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对
dongdongnihao_·2020-09-15 07:13

组合、时序逻辑电路中的竞争—冒险现象

一、组合逻辑电路中的竞争—冒险现象1、竞争—冒险现象及其成因竞争：门电路的两个输入信号同时向相反的逻辑电平跳变（一个从1变为0，另一个从0变为1）的现象。
CuteBaBaKiller·2020-09-15 07:53

组合逻辑电路-----竞争与冒险现象

读书笔记---------------竞争与冒险现象定义：由于竞争而在电路输出端可能产生尖峰脉冲的现象称为竞争-冒险现象1、何为竞争举一个课本上的例子，对于与门想必大家应该都熟悉，设与门的输入为A、B，输出为Y。Y=AB，假设A=0，B=1为原输入，现在输入电平发生跳变，新输入A=1，B=0，输出电Y在这两个状态下应该是一致的Y=0。理论上说，上述过程没有任何问题。但是实际中电平跳变是有延时的，输
架起彼岸的桥·2020-09-15 07:47

锁存器与寄存器的区别

UDP；用户自定义基元；锁存器与寄存器的区别：什么是锁存器：由若干个钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路，叫锁存器。应用场合：数据有效迟后于时钟信号有效。
zhongrg·2020-09-15 06:11

高速FPGA时序约束设计分析（1）

FPGA时序约束分析：时序路径分类FPGA的时序路径对时序系统的稳定性有着很重要的作用，不同的时序路径对时钟和逻辑电路有着不一样的要求，时序路径确定后系统的最小时钟周期即可确定。
撕裂的牛仔裤·2020-09-15 04:08

基于FPGA的IIC的软硬件设计

基于FPGA的IIC的软硬件设计IIC是多主设备的总线，IIC没有物理的芯片选择信号线，没有仲裁逻辑电路，只使用两条信号线——serialdata(SDA)和serialclock(SCL)。
撕裂的牛仔裤·2020-09-15 04:08

【梳理】计算机组成与设计 第4章 处理器 第1节 数据通路（内附文档高清截图）

配套教材：ComputerOrganizationandDesign:TheHardware/SoftwareInterface(5thEdition)建议先修课程：数字逻辑电路、C/C++、汇编语言。
山上一缕烟·2020-09-15 04:24

【梳理】计算机组成与设计 第4章 处理器 第2节 流水线 流水线冲突（内附文档高清截图）

配套教材：ComputerOrganizationandDesign:TheHardware/SoftwareInterface(5thEdition)建议先修课程：数字逻辑电路、C/C++、汇编语言。
山上一缕烟·2020-09-15 03:30

有限状态机的理解

有限状态机的理解1.一段式有限状态机  数字电子技术中，时序逻辑电路的描述方法和一段式状态机是非常类似的，并没有引入次态这个变量，而是在clk上升沿到来之时检测现态和输入，判断后，更新现态和输出，也有一些数字电路的输出和时序无关
电力电子小哥·2020-09-14 15:58

组合逻辑电路

组合逻辑电路的分析组合逻辑电路的定义组合逻辑电路的分析方法组合逻辑电路的设计组合逻辑电路的设计过程组合逻辑电路的优化实现组合逻辑电路中的竞争冒险产生竞争-冒险的原因消去竞争-冒险的方法若干典型的组合逻辑电路编码器译码器
qq_35912930·2020-09-14 11:22

RS触发器

首先RS触发器的逻辑电路图长
weifu328·2020-09-14 04:29

硬件工程师基础知识

答：在组合逻辑电路中，
Do_Not_Ask_Me·2020-09-14 03:12

32位先行进位加法器的实现

一、总体设计：1.电子计算机是由具有各种逻辑功能的逻辑部件组成的,加法器就属于其中的组合逻辑电路。
weixin_34015566·2020-09-13 20:04

FPGA中竞争和冒险现象

冒险往往会影响到逻辑电路的稳定性。时钟端口、清零和置位端口对毛刺信号十分敏感，任何一点毛刺都可能会使系统出错，因此判断逻辑电路中是否存在冒险以及如何避免冒险是设计人员必须要考虑的问题。
帅帅的小胖子·2020-09-13 19:33

Verilog HDL小练习（一）二路选择器&&三位加法器

二路选择器是一种及基础的逻辑电路其基本功能描述为，当选择0时输出a，选择1时输出bRTL级描述如下:modulemuxtwo（out,a,b,sl）;inputa,b,sl;outputout;//==
sunny00544·2020-09-13 18:50

锁存器

典型的锁存器逻辑电路是D触发器电路。P
mofaji·2020-09-13 15:55

Verilog之非阻塞赋值（三）—— 赋值延后一个周期

总结：（一、二为一组，不延后；三、四为一组，延后1周期）在Verilog之非阻塞赋值（二）中，相关说法不全面，因为文本编辑器不支持更改，故完善之后，将此文作为第三部分前提：always块描述的时序逻辑电路
隔壁老余·2020-09-13 15:10

与非门实验报告

实验二组合逻辑电路一、实验目的1．熟悉Proteus仿真软件的用法。
perfectlymask·2020-09-13 15:29

全加器的Verilog描述及测试程序

半加器的Verilog描述moduleh_adder(A,B,SO,CO);inputA,B;outputSO,CO;assignSO=A^B;assignCO=A&B;endmodule全加器的逻辑电路图
春华秋施·2020-09-13 14:39

计算机组成原理实验 单总线CPU设计(定长指令周期3级时序)(HUST)思路总结

主要涉及定长指令周期三级时序系统的设计，设计过程中比较重要的是数电知识、Logisim的组合逻辑电路分析功能和所给Excel表格的逻辑式自动生成。
qq_47870867·2020-09-12 13:01

离散数学：集合论的代数化样例

离散数学是计算机专业重要的基础学科，它是数据库、数字逻辑电路、逻辑学、数据结构、人工智能等学科的前驱课程。
折竹丶·2020-09-12 06:49

EDA设计-----二进制密码锁（详细步骤说明）

文章目录设计内容问题分析最后通过EDA的设计逐步掌握数字系统的设计方法，对逻辑电路知识进一步的学习与实践。
迎着黎明那道光·2020-09-12 06:02

常见芯片命名规则

指产品线代码产品线代码用于区分不同的产品类型，因TI产品线非常广，故同一代码有可能包含一个或多个产品线又或多种代码表示同一种产品线，如例图所示TLV包含电源管理器、运算放大器、数据转换器、比较器、音频转换器等系列产品；SN74LVC为74系列逻辑电路
KeFan2615·2020-09-11 16:41

FPGA（field programmable gate array）现场可编程阵列

现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA
AIchiNiurou·2020-09-10 20:23

深度神经网络为何很难训练(译文)

某天，你在工作室工作，设计逻辑电路，构建AND门，OR门等等时，老板带着坏消息进来：客户刚刚添加了一个奇特的设计需求：整个计算机的线路的深度必须只有两层：两层线路你惊呆了，跟老板说道：“这货疯掉了吧！”
langb2014·2020-09-10 14:43

DC综合简单总结

1、Translate是将HDL转化为GTECH库元件组成的逻辑电路，这步通过read_verilog进行（verilog代码），verilog代码被读入后，将会被自动translate。
Alan5555·2020-09-10 12:58

英特尔将高速的FPGA用于芯片

FPGA（fieldprogrammablegatearrays，可定制的数字逻辑电路）是非常快速的芯片，可以定制化编程，用来完成特定的任务。
钱曙光·2020-09-10 10:51

深度神经网络DNN（一）——感知机

文章目录感知机的概念逻辑电路实现感知机的实现感知机的局限性多层感知机感知机与计算机小结感知机的概念感知机接收多个输入信号，输出一个信号。这里所说的“信号”可以想象成电流或河流那样具备“流动性”的东西。
__EasonWang__·2020-09-10 00:05

51 AVR PIC 等单片机区别

1、8031的特点8031片内不带程序存储器ROM，使用时用户需外接程序存储器和一片逻辑电路373，外接的程序存储器多为EPROM的2764系列。
weixin_30446613·2020-08-26 23:58

当我们输入URL，按下回车发生了什么？

在这个时刻，一个专用于回车键的电流回路被直接地或者通过电容器间接地闭合了，使得少量的电流进入了键盘的逻辑电路系统。
weixin_41311515·2020-08-26 11:20

回车键按下时，键盘会有什么反应

在这个时刻，一个专用于回车键的电流回路被直接地或者通过电容器间接地闭合了，使得少量的电流进入了键盘的逻辑电路系统。
whitenightwu·2020-08-26 11:33

手机的核心部件和各频段信号的处理

只需通过逻辑电路控制天线开关，让它在适当的时隙接入发射机或接收机通道。
Sherry_wang168·2020-08-24 20:01

modelsim仿真平台的搭建教程-非常详细

39977-1.html--------------《modelsim仿真平台的搭建——理论篇》--------------------------一、简介通常情况下，每当用硬件描述语言（HDL）设计完逻辑电路之后
mkelehk·2020-08-24 14:05

51单片机总结之定时器

尤其是什么控制位什么寄存器什么逻辑电路都不懂，只纯粹的想写C语言操作单片机就行了。
阏男秀·2020-08-24 06:51

数字电路-组合逻辑电路

摘要：本章将重点介绍组合逻辑电路的特点以及组合逻辑电路的分析方法和设计方法。首先讲述组合逻辑电路的共同特点和一般的分析方法和设计方法。
lxtqyh·2020-08-24 05:59

数字电路与逻辑设计——组合逻辑篇

在数字电路中，根据逻辑功能的不同而分为两大类，组合逻辑电路与时序逻辑电路。1、何为组合逻辑电路我们只需铭记一点就是，这种电路的输出Y只与当时的输入X有关，而与之前的输入X’无关。
蓝湖江船客·2020-08-24 05:21

STM32启动代码分析

STM32启动代码分析复位序列硬件复位之后，CPU内的时序逻辑电路首先完成如下两个工作（程序代码下载到内部flash）1.将0x08000000位置存放的堆栈栈顶地址存放在SP中（MSP）；2.将0x08000004
Lazy_Monster·2020-08-24 05:23

用555定时器产生的N分频器设计

1、用逻辑电路设计8分频器2、用555定时器设计的N分频器3、10分频器设计如下：8分频器设计：有公式条件得：R2=70K，C2=0.01UF即可。
Dallin0408·2020-08-24 05:20

STM32学习100步之第四十一步——RCC时钟设置

RCC时钟晶振对于单片机的正常工作必不可少（单片机内部有许多时序逻辑电路模块），STM32F103也不例外，它内置了8MHZ的高频晶振，同时也有外部高速晶振(我们开发板采用了8MHZ的高速晶振），另外还有一个
Dreamer_HHH·2020-08-24 05:20

富途移动端面试回忆

笔试（1h）:笔试主要是做一些基础题，主要涉及基础数学、操作系统、算法等基本知识1：数独游戏，在9*9的数独上填充数字2：逻辑电路的概率题3：猴子吃桃问题4：页面置换算法为FIFO，求缺页中断的次数5：
lK先生·2020-08-24 03:14

《Verilog数字系统设计教程》夏宇闻 第四版思考题答案(第11章）

答：由于逻辑门和布线有延迟，因此没有办法使实际电路的输出与理想的布尔方程计算完全一致，可以说实际组合逻辑电路输出的瞬间不确定性是无法避免的。
Tyro(刘彪)·2020-08-23 08:36

数电课程设计-----自动售酸奶机

报告课程名称：_数字电子技术基础设计题目：自动售酸奶机院系水利计通系班级：通信1601设计者：设计者：设计时间：2018年5月21日【摘要】自动售货机是能够根据投入的钱币自动售货的机器,本设计给出了利用数字逻辑电路设计自动售货机的具体过程
Yaqsist·2020-08-23 06:19

【 Verilog HDL 】清晰的时序逻辑描述方法之计数器的描述范例

所谓清晰，就是便于阅读与理解，如下HDL代码所描述的电路就是清晰的时序逻辑电路，对应计数器的功能：always@(posedgeclk)beginif(rst)begincount<=1'b0;endelsebegincount
李锐博恩·2020-08-23 05:20

HDLBits Verilog编程题128-131 Lemmings系列游戏状态机

输出需使用逻辑电路，使用时序电路会比参考波形晚一个时钟周期。注意：在设计状态机时需要充分考虑转换条件和优先级问题。
Utopia_sy·2020-08-23 04:08

一些简单必用的逻辑运算

把布尔代数应用到二值逻辑电路中，即为逻辑代数。
nightchanges·2020-08-22 22:21

9、时序逻辑电路设计描述技巧

时序逻辑电路设计描述技巧目录时序逻辑电路设计描述技巧9.1、时序逻辑电路的特点和基本单元（1）特点（2）基本存储单元9.2、常见时序逻辑电路的描述（1）计数器（2）时钟分频器（3）通用移位寄存器（4）线性反馈移位寄存器
*物喜己悲*·2020-08-22 21:56

8、组合逻辑电路设计描述及优化

组合逻辑电路设计描述及优化目录组合逻辑电路设计描述及优化8.1、组合逻辑电路的描述方法8.2、组合逻辑电路描述的常见问题（1）敏感表不全（2）组合逻辑描述中引入锁存器（3）产生组合电路反馈（4）无意识产生的线或逻辑
*物喜己悲*·2020-08-22 21:25

单按键自锁开关电路设计

jishu_1825882_1_1.html引发的设计电路稍微修改即可实现一通电就开机还是关机的状态，这种电路只能在某些场合适用，后级若有储能存在则无法正确关闭，比较可靠且不受开关电路后面储能影响的用数字与逻辑电路
智者知已应修善业·2020-08-22 11:13
上一页 10 11 12 13 14 15 16 17 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他