E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
逻辑电路
Verilog学习笔记
sky视频笔记:数字逻辑回顾&HelloWorld_哔哩哔哩_bilibili一、数电基础1.组合
逻辑电路
逻辑输出值只和当前的输入有关比如:AND/OR/XOR/NAND/NOR/MUX/Adder/Multiplier2
搞IC的lucas
·
2022-10-02 21:58
日常记录
IC
学习
fpga开发
单片机
一起学时序分析之基础时序参数
目录时序参数时钟信号触发器建立时间编辑保持时间编辑传输延迟编辑亚稳态时间恢复时间编辑清除时间编辑组合
逻辑电路
时钟信号的决定因素什么是时序电路?我曾写过一篇文章来阐述时序电路的一些概念。
背影疾风
·
2022-10-02 07:28
fpga开发
嵌入式硬件
硬件工程
【1】初识FPGA1_FPGA的由来与特点
FPGA设计,实质是电路设计,是在一个可以现场编程的通用逻辑器件中去搭建各种具有一定功能的
逻辑电路
,各个
逻辑电路
间是各自独立的,能够并行执行。同时,各个功能电路之间又通过一定的控制和握
·
2022-09-30 23:05
后端
异步复位同步释放_异步复位,同步释放
逻辑电路
的任何一个寄存器、存储器结构和其他逻辑单元都必须要附加复位
逻辑电路
,以保证电路能够从错误状态中恢复,可靠地工作。
哼笑
·
2022-09-29 15:33
异步复位同步释放
异步复位、同步释放
rst_n)...end使用限制:复位信号的有效周期必须要大于一个时钟周期;复位电路还要考虑所有相关的组合
逻辑电路
的延时
小小verifier
·
2022-09-29 15:46
数字电路基础知识
verilog
FPGA 基础知识(亚稳态、流水线、时序约束、信号同步、时钟等)
同步时序
逻辑电路
的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。
CLL_caicai
·
2022-09-29 15:44
扫盲
数字IC基础
#
verilog
fpga
基于Xlinx的时序分析与约束(2)----基础概念(上)
目录1、组合逻辑与时序逻辑2、同步电路和异步电路3、建立时间与保持时间4、恢复时间与去除时间5、4种基本的时序路径1、组合逻辑与时序逻辑数字电路根据逻辑功能的不同特点,可以分成两大类:组合
逻辑电路
与时序
逻辑电路
孤独的单刀
·
2022-09-29 15:43
【5】时序分析
fpga开发
Verilog
Verilog语法
时序分析
422器件与lvds接收器的区别_51系列单片机的区别与特点介绍
80318031片内不带程序存储器ROM,使用时用户需外接程序存储器和一片
逻辑电路
373,外接的程序存储器多为EPROM的2764系列。
weixin_39817215
·
2022-09-29 14:45
数电——Multisim仿真设计六十进制计数器
六十进制计数器设计实验目的掌握时序
逻辑电路
的分析和设计方法,以及仿真测试方法。
每天八杯水'D
·
2022-09-27 08:09
数字电路
经验分享
数电——Multisim仿真设计两位乘法器
数电——Multisim仿真两位乘法器两位乘法器设计实验目的掌握组合
逻辑电路
的分析和设计方法,以及仿真测试方法。
每天八杯水'D
·
2022-09-27 08:09
数字电路
经验分享
【Verilog刷题篇】硬件工程师从0到入门3|组合逻辑复习+时序逻辑入门
Verilog从0到入门3-组合逻辑复习+时序逻辑入门前言Q1:数据选择器实现
逻辑电路
Q2:根据状态转移表实现时序电路Q3:根据状态转移图实现时序电路Q4:ROM的简单实现Q5:边沿检测总结:小白跟大牛都在用的平台前言硬件工程师近年来也开始慢慢吃香
洲的学习笔记
·
2022-09-21 09:43
牛客刷题
fpga开发
面试
javascript
神经网络入门回顾(感知器、多层感知器)
一些简单的代码实践可以参考:Python实现感知器的
逻辑电路
(与门、与非门、
weixin_30387423
·
2022-09-20 07:21
人工智能
数据结构与算法
python
单层感知机实现与门,或门,与非门&双层感知机实现异或门(python)
感知机接受多个信号,输出一个信号,具体更多原理,请参见这篇博文本文用python实现三个简单的
逻辑电路
,实际上这三种逻辑门电路用感知机实现都不是唯一的,都可以有很多种实现方式(区别只是权重和偏置不一样)
doubleslow;
·
2022-09-20 07:53
机器学习
python
Verilog 之并行,串行,数据类型,操作符号等相关基础归纳
本文为相关读书笔记,做个人理解之用文章目录组合
逻辑电路
与时序
逻辑电路
同步时序逻辑和异步时序逻辑Verilog并行语句Verilog串行语句Verilog数据类型Verilog的操作符号组合
逻辑电路
与时序
逻辑电路
组合逻辑
yb_voyager
·
2022-09-15 14:31
FPGA-ZYNQ
fpga开发
Verilog 实现111序列检测器——Moore和Mealy型状态机实现
111序列检测器有限状态机简介电路结构'111'序列检测器Moore状态机代码实现Mealy状态机代码实现有关三段式和两段式的对比有关可重叠和不可重叠序列的对比有限状态机简介电路结构由组合
逻辑电路
和存储电路组成
Bunny9__
·
2022-09-15 09:42
Verilog实验
CPU流水线技术演进
每个流水级的结构是:
逻辑电路
+寄存器我们可以将流水线往下细分,使得各个流水级足够小(CPU执行时间少),就可以通过提高系统时钟频率来提高CPU的处理
denglin12315
·
2022-09-13 00:00
X86架构和指令
CPU流水线
数字逻辑计算机组成,数字逻辑设计与计算机组成pdf
数字逻辑设计与计算机组成内容简介本书从简单的数字
逻辑电路
设计基础开始,由浅入深,讲解组合逻辑和时序
逻辑电路
的设计技术、计算机组成的基本原理和计算机体系结构的相关概念,后深入探讨了现代计算机系统如何利用硬件支持安全的体系结构
范世明
·
2022-09-05 13:45
数字逻辑计算机组成
【历史上的今天】8 月 27 日:第一个面向对象编程语言创造者诞生;IE 衰亡起点;IBM研制世界最小计算机
逻辑电路
Microsoft)和IBM曾巧合地在21年前的同一天发布了自己最新的科技成果;微软在这一天发布了IE浏览器系列最经典的一作InternetExplorer6.0,而IBM则在这一天宣布自己建成了世界上最小的
逻辑电路
历史上的今天
·
2022-08-27 18:00
历史上的今天
历史上的今天
物联网
microsoft
大数据
谷歌
Verilog基础:阻塞/非阻塞赋值
阻塞赋值用于组合逻辑(即无记忆数字
逻辑电路
,其任何时刻的输出仅取决于输入的组合),其在块内按顺序执行;而非阻塞赋值用于时序逻辑(任何一个时刻的输出状态由当时的输入信号和电路原来的状态共同决
王_嘻嘻
·
2022-08-25 15:30
verilog经验之谈
fpga开发
芯片
Xilinx FPGA 架构简介
HDL语言描述了一个
逻辑电路
后,
AirCity123
·
2022-08-15 07:36
硬件工程
硬件架构
【时序
逻辑电路
】——计数器
欢迎大家来学习数字电路——时序
逻辑电路
。在这里我们会讲解二进制计数器、十进制计数器和集成计数器74LS161,希望通过我们的学习会让你更明白数字电路中的奥秘。
厉昱辰
·
2022-08-06 07:48
电子技术基础
算法
社交电子
单片机
【组合
逻辑电路
】——编码器
能够完成编码功能的组合
逻辑电路
的称为编码器。二、二进制编码器1.定义用n位二进制代码对个信号进行编码的电路,称为二进制编码器。
厉昱辰
·
2022-08-06 07:18
电子技术基础
大数据
社交电子
【时序
逻辑电路
】——寄存器
欢迎大家来学习数字电路——时序
逻辑电路
。在这里我们会讲解数码寄存器、移位寄存器、单向移位寄存器和集成双向移位寄存器74LS194,希望通过我们的学习会让你更明白数字电路中的奥秘。
厉昱辰
·
2022-08-06 07:18
电子技术基础
单片机
社交电子
嵌入式硬件
FPGA学习笔记——知识点总结
FPGA学习笔记——知识点总结1.由SoC到SOPC、SoCFPGA,异同优缺点2.亚稳态消除3.静态、动态时序模型的区别4.MOS电路/门电路/组合
逻辑电路
(1)CMOS/TTL/ECL电路比较(2)
一只特立独行的猪 ️
·
2022-08-01 20:05
FPGA学习笔记
fpga开发
FPGA刷题P4:使用8-3优先编码器实现16-4优先编码器、 使用3-8译码器实现全减器、 实现3-8译码器、使用3-8译码器实现逻辑函数、数据选择器实现
逻辑电路
大家可以进去我主页自行寻找就不放链接了,下面继续分享牛客网Verilog题目解析目录使用8-3优先编码器实现16-4优先编码器使用3-8译码器实现全减器实现3-8译码器使用3-8译码器实现逻辑函数数据选择器实现
逻辑电路
使用
居安士
·
2022-07-18 11:21
fpga开发
FPGA工程师笔面试-整理背诵版
(百度即可)竞争:组合
逻辑电路
中,同一信号经过多条路径到达某一汇合点(输出端)时有先有后的现象叫竞争(输入信号有先有后)冒险:由于竞争而引起电路输出信号中出现了非预期信号,产生瞬间错误的现象称为冒险(输出信号发生错误
aria啵啵啵
·
2022-07-15 16:12
FPGA-笔面试基础篇
fpga
还是分不清非阻塞赋值与阻塞赋值吗?
先看看百度百科怎么说:数字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合
逻辑电路
(简称组合电路),另一类叫做时序
逻辑电路
(简称时序电路)。
孤独的单刀
·
2022-07-06 18:00
【1】Verilog语法
fpga开发
非阻塞赋值
阻塞赋值
两件小事,感受到了和大神的差距
1去年写过一篇漫画《康熙学不了二进制》,讲述了二进制和布尔代数的发展,最后由香农发现布尔代数和
逻辑电路
之间的关系,奠定了计算机发展的基础。我的漫画科普到此就打住,结束了。
码农翻身
·
2022-06-20 01:20
java
python
大数据
人工智能
机器学习
PCB设计201905
在后期的改进设计中,将X方向的16路比较器的输出分成两路,一路去DSP数据引脚,一路接入
逻辑电路
,
逻辑电路
对16路数据进行或运算,结果输入到DSP触发引脚,触发一次进行数据读取正在上传…重新上传取消图电路总体架构
大富大贵520
·
2022-06-15 13:33
单片机
stm32
嵌入式硬件
重温FPGA开发5
1时序逻辑设计之计数器时序逻辑基本概念(相较于之前的三八译码器组合
逻辑电路
)计数器基本概念,基本的4位加法器结构图设计一个以1秒钟频率闪烁的LED灯(亮灭各500ms)计数值与计数时间的关系组合
逻辑电路
海绵宝宝爱学习
·
2022-06-09 12:09
FPGA学习
fpga开发
Johnson Counter/约翰逊计数器
先简单介绍一下环形计数器:环形计数器是由移位计数器加上一定的反馈电路构成的,用移位寄存器构成环形计数器的一般框图如图所示,它是由一个移位寄存器和一个组合反馈
逻辑电路
闭
别再出error了
·
2022-06-09 12:38
Verilog例题
数字ic知识总结
单片机
嵌入式硬件
数电和Verilog-组合逻辑和时序逻辑
A.10组合逻辑和时序
逻辑电路
数字
逻辑电路
中分为两种
逻辑电路
结构,分别是组合逻辑和时序逻辑,如下图所示:时序
逻辑电路
由时钟clk来进行控制,像心跳一样一拍一拍的通过上升沿或下降沿来进行数据的同步和寄存,
程序员Marshall
·
2022-05-28 18:13
数电和Verilog基础
fpga开发
深度学习之神经网络基础
目录神经网络基础(一)从感知机到神经网络1、感知机2、基于感知机实现简单
逻辑电路
3、导入权重和偏置4、感知机的局限性5、多层感知机实现非线性6、从感知机到神经网络(二)激活函数1、什么是激活函数2、Sigmoid
S.C.Dragon
·
2022-05-27 07:23
深度学习
cnn
神经网络
深度学习
山东大学计算机组成实验二,山东大学数字
逻辑电路
与计算机组成原理实验指导书.docx...
山东大学数字
逻辑电路
与计算机组成原理实验指导书EDA技术及应用PAGE-0-PAGE\*MERGEFORMAT-1-数字
逻辑电路
与计算机组成原理实验指导书2016.1山东大学PAGE\*MERGEFORMAT
秃阿张
·
2022-05-26 07:49
山东大学计算机组成实验二
数字逻辑---头歌实训作业---加法器设计(Verilog)
相关知识全加器全加器FA(FullAdder)是实现两个1位二进制数(x、y)和来自低位进位(Ci或Cin)相加,产生和(s)与进位输出(Ci+1或Cout)的组合
逻辑电路
。电路原理图如下:逻辑电
小余还是很OK滴
·
2022-05-23 21:42
数字逻辑
硬件工程
数字逻辑---头歌实训作业---逻辑函数及其描述工具(Logisim)
本关卡最终答案:任务描述本关任务:在Logisim中根据给定的布尔代数表达式(F=AB+BC+CA)绘制
逻辑电路
。案例场景举例举重比赛裁判电路。
小余还是很OK滴
·
2022-05-23 21:42
数字逻辑
硬件工程
八位二进制乘法器VHDL
掌握原理图输入法和硬件描述语言**(VHDL)**方法来设计
逻辑电路
。对设计电路作硬件验证。展示;二、设计要求用移位相加的方法设计一个乘法器,实现八位二进制的乘法考虑数据输入口的
起个名咋这么难?
·
2022-05-23 21:08
EDA
vhdl
fpga
芯片
三、RISC-V SoC内核——执行 代码讲解
上一篇博文中注释了译码模块,现在来介绍执行模块:目录0RISC-VSoC注解系列文章目录1.执行模块的注解2.ex.v(组合
逻辑电路
)2.1执行代码解析2.2乘法操作注解3.ram.
小汪的IC自习室
·
2022-05-22 20:36
RISC-V
risc-v
soc
fpga开发
组合逻辑中的 竞争冒险问题
逻辑门输入是否直连相同逻辑2.1.判断竞争:局部直连逻辑判断3.消除竞争:逻辑门输入直连相同逻辑3.1.锁存器危害:锁存瞬态值电路中组合逻辑的竞争问题是老生常谈的问题除了本文外,还可参考1.竞争导致冒险●竞争:指组合
逻辑电路
中
Starry丶
·
2022-05-21 22:51
数字IC
单片机
stm32
嵌入式硬件
FPGA学习笔记【FPGA原理与结构】
这是一种可以通过重新编程来实现用户所需
逻辑电路
的半导体器件布尔代数布尔运算是一种二值运算,在布尔运算中,运
内 鬼
·
2022-05-20 12:12
FPGA
fpga
算法
verilog
硬件
asic
EDA(Quartus II)——8位硬件乘法器设计
2、了解移位相加原理构成乘法器与用组合
逻辑电路
直接设计的同样功能的电路优势。
楠潼
·
2022-05-18 19:43
EDA实践
verilog
vhdl
simulink
fpga
嵌入式
FSM有限状态机(三段式)-Verilog实现
一.状态机理论基础状态机基本概念:状态机由状态寄存器和组合
逻辑电路
构成,能够根据控制信号按照预先设定的状态进行状态转移,是协调相关信号动作、完成特定操作的控制中心。
weixin_42455055
·
2022-04-20 13:44
设计
fsm
状态机
verilog
220V交直流光耦隔离检测电路,开关数字量检测。
电路如下图1所示:图1220V交直流信号隔离检测电路 图中的Signal_In和COM就是需要检测的信号输入,输入的220V交流或者直流信号,Signal_Out是信号输入端net,可以接入到单片机或者
逻辑电路
进行弱电信号控制使用
落叶凋凌
·
2022-04-14 21:56
硬件设计相关
数字量检测
遥信量
开关量
交流信号检测
从零到一实现神经网络(python):一
目录感知机算法概念利用感知机实现简单的
逻辑电路
与门特点:真值表感知机实现与非门特点真值表感知机实现或门特点真值表感知机实现关于感知机的局限性异或门感知机实现感知机算法1957年由美国学者FrankRsenblatt
夺笋123
·
2022-04-12 14:02
python机器学习
python
神经网络
Multisim和Basys3 点亮一个数码管
2.掌握逻辑表达式与
逻辑电路
互相转换的技能。3.学会阅读技术文档,学会调试修改电路设计方案。4.认识到
逻辑电路
的设计受到客观条件的限制。
叶绿体不忘呼吸
·
2022-04-03 07:17
实验报告分享
数字电路
数电
数码管
multisim
basys3
计算机学数字电子基础知识,什么是数字电路?新手如何快速学习数字电路基础?...
由于它具有逻辑运算和逻辑处理功能,所以又称数字
逻辑电路
。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字
逻辑电路
的基本单元。存储器是用来存储二进制数据的数字电路。
后宫地图三千
·
2022-03-29 14:39
计算机学数字电子基础知识
如何学习verilog,如何快速入门?
VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示
逻辑电路
图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。
杰之行
·
2022-03-23 07:32
IC前端数字验证
verilog
verilog
深度学习——从感知机到BP神经网络
深度学习入门(一)——从感知机到BP神经网络前言一、感知机1、从
逻辑电路
开始2、单层感知机3、多层感知机二、神经网络1、从感知机到神经网络2、激活函数3、几种激活函数3.1sigmoid函数3.2tanh
一棵Lychee
·
2022-03-09 08:31
神经网络
算法
python
机器学习
人工智能
IC卡概述及分类
芯片一般采用不易挥发性的存储器(ROM、EEPROM)、保护
逻辑电路
、甚至带微处理器CPU。带有CPU的IC卡才是真正的智能卡。
挨踢小诸葛
·
2022-02-13 07:49
技术专题
加密
存储
金融
平台
算法
motorola
“火山论剑”之且用且珍惜-浅说DFT工程师三大法宝的使用
芯片示例-可见下图1、与电路板和其他芯片的接口-IOpad2、存放程序的空间-ram和rom3、搭建
逻辑电路
的基本组件–标准逻辑单元我们DFT工程师所有的工作的目的只有一个-设计和插入数字电路,测试整个芯片的制造质量
罐头说
·
2022-02-09 22:08
上一页
8
9
10
11
12
13
14
15
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他