ALTERA 第14页

FPGA资料大全

VerilogHDL那些事儿_时序篇—建模篇—建模篇.链接：https://pan.baidu.com/s/1n2x3JTYWdTwfJkqOhwO2cA提取码：gdna《AlteraFPGA／CPLD

light6776·2020-07-10 10:50

pg操作符之数据库命令查询\h

hAvailablehelp:ABORTALTERSEQUENCECREATEAGGREGATECREATESUBSCRIPTIONDROPEXTENSIONDROPTEXTSEARCHPARSERREVOKEALTERAGGREGATEALTERSERVERCREATECASTCREATETABLEDROPFOREIGNDATAWRAPPERDROPTEXTSEARCHTE

梁敬彬·2020-07-10 09:37

FPGA学习笔记

FPGA学习笔记简介软件安装解压或者安装Quartus-13安装modelsim-alteraQuartus破解modelsim破解安装器件库FPGA介绍电源供电运行配置原理图设计方式新建工程新建原理图文件添加元器件编译仿真下载基于原理图的宏功能模块设计

夜雪-初霁·2020-07-09 20:59

Modelsim仿真Altera的ROM时输出一直为0，并且modelsim报错Failed to open file

刚刚在仿真ROM输出的时候，建立工程在分析与综合后无错误无警告，并且在mif文件的位宽和深度与IP核设置正确的情况下，出现以下情况也即是在时钟和地址都争取的情况下，ROM输出一直是0然后查看modelsim编译结果发现出现以下报错查看Memory，发现相应的ROM里全是0，确实没初始化数据。然后去查找小梅哥视频教程，发现他的一次成功，而区别就是他把mif文件直接放在了工程目录下面。我为了方便管理，

小默haa·2020-07-09 12:14

FPGA最全科普总结

AlteraLUT4架构FPGA硬件

wujianming_110117·2020-07-09 00:27

怎样以只读方式查看并执行包

通过select*fromdba_sys_privswheregrantee='DBA'ANDPRIVILEGELIKE'%PROCEDURE'查询得到该赋予的权限，.具体各权限说明如下:ALTERANYPROCEDURE

wiler·2020-07-09 00:11

7天搞定FPGA精录&总结Episode.6 串口通信，系统设计【基于Robei、Altera QuartusⅡ与Python】

之前参加&组织学校排球比赛的时候，商量到我们可以学习那些正规排球大赛一样，决赛的时候在学校体育馆进行，而且我可以在一旁准备一点EDM热歌作为暖场音乐。然后就有同学用一脸奇怪的表情问我：“你难道要现场打碟吗？”这么多年来，身边的人一直以为，能够在自己的小房间里静坐一整天写代码/写文章/读书的人，一定都是老学究的样子。但凡玩电音的，都是不良青年。客观来看，这种成见并没有错，正是因为大多人都这么看问题，

笙歌散尽·2020-07-08 22:49

7天搞定FPGA精录&总结 Episode.3 动手实战，板上点灯【基于Robei与Altera QuartusⅡ】

再过一段时间就要进入考试密集阶段了，所以最近总结博文更新得勤一些。后面的话还是需要暂停自学进度的。而且我发现由于我的计算错误，实际上这个系列只需要六篇文章就可以谈到串口通信的内容（完成我最初的计划），但是呢Flag既然已经立好，我预备在Ep.7的时候仔细分析一下我在这次数电系统设计课程结课汇报中，与同班同学@JXC合作的一个项目开发思路&代码。作为我FPGA入门系列的一个总结。具体这篇文章分为两个

笙歌散尽·2020-07-08 22:49

每日商务英语10句四十五

四十五、合同1、Wethinkyourdrawcontractneedssomemodification.2、Anymodificationalterationtothecontractshallbemadewiththeconsentofbothparties

努力爬格子的鱼·2020-07-08 20:29

EDA工具介绍（数字设计）

FPGA设计基本设计工具，QUARTUS,ISE,Synplifypro,Modelsim.主流FPGA器件主要是两家，Altera和Xilinx。

weixin_30781775·2020-07-08 14:15

altera小实验——TimeQuest Timing Analyzer初步使用

时序分析是FPGA开发过程中极为重要的一环。在一些简单的工程中时序约束可能会被忽略，但是时序约束仍然是保证系统正常工作的关键因素之一。quartusii的时序约束可以通过TimeQuestTimingAnalyzer来完成。参考《FPGA现代数字系统设计及应用》1.TimeQuest基本流程TimeQuest时序约束是作用在门级网表上的，因此在进行时序约束前应该首先编译一边工程，之后进行时序约束并

weixin_30455365·2020-07-08 13:01

【Altera博客大赛】时序优化一例（一）

学习时序也有一段时间了，一直也没分享什么学习笔记。这次以时序优化为例，检验一下这阶段的学习成果。关于时序方面的东西也看了、学了很多，就是练得很少，在平常自己的设计中很难找到非常针对的设计来练习，只能在今后的学习中慢慢发掘了。最近在整一个设计，在要求的指标下时序是满足的，但是为了拿它练手，故意将它的时钟约束提高一倍：create_clock-name{sysclk}-period4.000-wave

wangyanchao151·2020-07-08 12:24

06-Oracle权限传递、角色管理、三种验证机制

--------------------权限传递------------------------------------------1.sys用户给lisi授予系统权限grantalteranytabletolisiwithadminoption

徐半仙儿·2020-07-08 08:20

计算机组成原理实验2存储器实验

四、实验原理ALTERA的FPGA中有

sticker_start_tag·2020-07-08 03:57

EDA技术与实验学习笔记

1.绪论FPGA/CPLD开发套件阿尔特拉Altera：MAX+plus、QuartusII赛灵思Xilinx：Fundation、ISE、VivadoCPLD(ComplexProgrammableLogicDevice

菜鸡z先生·2020-07-07 23:23

基于VHDL语言分频器电路程序设计

基于FPGA实现的分频电路一般有两种方法：一是使用FPGA芯片内部提供的锁相环电路，如ALTERA提供的PLL（PhaseLockedLoop），Xilinx提供的DLL（DelayLockedLoop

泸州月·2020-07-07 19:47

如何修改DBID和DBNAME

DBNEWIDUtilityPriortotheintroductionoftheDBNEWIDutilityalterationoftheinternalDBIDofaninstancewasimpossibleandalterationoftheDBNAMErequiredthecreationofanewcontrolfile.TheDBNEWIDutilityallowstheDBIDto

orafox·2020-07-07 18:39

第一阶段：Python开发基础 day44 数据库基础知识之多表查询

目录复习今日内容单表查询连表查询复习"""1、字段修改altermodifyalterchangealteradd''|first|afteralterdrop2、表关系：一对一：外键存在两边都可以一对多

banlie2891·2020-07-07 03:51

【原创】Altera系列工具（QuartusII、SOPC Builder、NiosII IDE）工作过程分析

1.NiosIISBTEBuildProject过程分析NiosIIGNUC编译工具：（1）nios2-elf-gcc（2）nios2-elf-ar（3）nios2-elf-g++（4）nios2-elf-insert（5）nios2-elf-objdumpPrj_Name：Prj_***Prj_BSP_Name：Prj_***_bsp点击“BuildProject”，出现如下编译提示信息：mak

angmoci4456·2020-07-07 03:50

7天搞定FPGA精录&总结Episode.5 认识协议，操作接口【基于Robei、Altera QuartusⅡ与Modelsim】

卷携着黑夜，我闭上了眼。站在你的窗前，一切清晰可见，恍如昨日。在这琉璃光影背后，我能辨明世上的一切，唯独没有看清自己。我只有将其打碎，碎如今夜星空。这是一条没有灯火的路，我在夜寂中惶急地奔跑，猝地，我磕倒了，拾起一块碎片。残缺的窗，用血将其填补。——頠宸能够被中诗协认可出席了去年的中国诗酒大会，感觉还是很幸运而不好意思的。包括百余位嘉宾们当时就餐闲谈之时，也有前辈提到我尽管文字清新淡雅，但阅历深度

笙歌散尽·2020-07-06 19:02

7天搞定FPGA精录&总结Episode.4 复杂运算，板级体验【基于Robei与Altera QuartusⅡ】

旅行与读书的关系极其微妙，读书常常在旅行之前很久就已经开始了，旅行却因读书而更加完美。所以，我总是固执地认为读书与旅行是人生最有价值的投资。但若转眼看来，这个问题反而复杂，因为旅行可以是多样的。墙角冰冷的座椅，并不是被我们的体热所炙暖，虽然不透光，但我们无限的遐想确是可以穿越的。所以，当自己真正以读书学习，也就无关是否真正学到了安身立命之本还是那些所谓不正经的闲碎知识。当自己真正以心在旅行，也就无

笙歌散尽·2020-07-06 19:01

(转载) 使用TimeQuest时序分析器

时序分析器发布时间：2011-05-0223:29:33技术类别：CPLD/FPGAhttp://bbs.ednchina.com/BLOG_ARTICLE_2033927.HTM本文由本人原创翻译于ALTERA

weixin_30362801·2020-07-06 19:23

【FPGA】Robei EDA的使用（8）——Quartus上板实验

趁着这几天刚好在Altera的板子上写代码，就顺便写个博客，供大家参考。——————————————————以下是正文的分割线————————————————以流水灯代码为例（这个最简单但也最

Ninquelote·2020-07-06 15:30

集成电路竞赛—— Robei杯赛题（正经）解读

Ninquelote·2020-07-06 15:29

altera fpga完美使用FFT

alterafpga完美使用FFTauthor：ANGRY_KUA_MAXQQ：2518383357Time：2018-01-12经过这几天的折腾，终于把fft给整起来了，效果还行，相位，幅值均满足，下面记录整个过程

zui130·2020-07-06 14:10

【工程源码】基于FPGA的Mif精灵/mif(coe)文件生成器

但是自己去编写mif(或者coe)文件又比较繁琐，有时候还不一定编写正确，在这里给大家提供了一个mif(coe)文件生成器，它能直接生成我们常用的mif(或者coe)文件，先来张软件运行截图：我们可以通过单击Altera

zgmxs·2020-07-06 12:14

Altera FPGA程序固化（软件+硬件）

AlteraFPGA程序固化对MCU进行烧写程序，程序固件被写入MCU的片上存储器ROM中，现代大部分MCU的片上存储器ROM为FLASH存储器，可以实现掉电保持数据，所以可以掉电程序不丢失。

yuan_hust·2020-07-06 11:21

如何使用Nios II的中断：PIO中断与定时器中断

软硬件环境硬件：艾米电子EP2C8核心板+2.4’TFT套件软件：AlteraQuartusII10.0+NiosII10.0SoftwareBuildToolsforEclipse内容1PIO中断此处以

开心an·2020-07-06 11:37

zynq中纯PL编程

所以在刚接触zynq的时候，我就感觉zynq跟altera的FPGA和niosii的编程肯定会有一些相似的地方。

蜗牛一步一步往上爬·2020-07-06 10:18

FPGA基础之逻辑单元LE（一）

FPGA基础之逻辑单元LE（一）LE（logicelement）是AlteraFPGA基本的组成单元之一，在官方的手册中经常可以看到有关LE的介绍：上图是在Cyclone4-handbook当中有关Cyclone4E

always#·2020-07-06 10:34

如何制作Xilinx的.coe文件

alteral是mif和hex文件，有专门的软件可以生成。

雅可·2020-07-06 10:18

zedboard--单独PL实验（四）

之前用altera的quartusII，用xilinx的软件有一些不习惯。

iverson1991·2020-07-06 09:22

IOWR_ALTERA_AVALON_PIO_DATA函数用法

在NiosII中选中类如IOWR_ALTERA_AVALON_PIO_DATA的函数--->OpenDefinition--->会看到#defineIOWR_ALTERA_AVALON_PIO_DATA

xiangyuqxq·2020-07-06 08:29

helloworld：基于Qsys的第一个Nios II系统设计

一、平台说明及设计目标软件平台：QuartusII13.0（64bit）及NiosII13.0SoftwareBuildToolsforEclipse硬件平台：AlteraCycloneIIIEP3C16F484C6

不安定因子·2020-07-06 07:21

verilog编写的自动售货机，使用状态机实现。

基于verilog的自动售货机，平台为：quartues，仿真：altera-modelsim。项目要求利用FPGA实现自动售货机的核心控制部分。说明如下：1.核心控制部分的时钟输入为50MHz。

我是大马猴·2020-07-06 06:54

今天开始来聊聊FPGA——以小白的角度

文章主体内容笔者：E-林1010FPGA「是什么」FPGA「能干嘛」FPGA「怎么干」FPGA「学什么」FPGA有一本比较简单粗暴的入门书籍Altera公司官方入门宝典：FPGAsForDummies大家有空也可以看看这本书是怎么讲的

EE林·2020-07-06 03:04

FPGA-xilinx系列芯片的复位，你真的明白吗？

总述对于Altera的FPGA而言，因为里面的flip-flop只支持低有效的异步

Vuko-wxh·2020-07-06 03:27

FPGA作业2：利用veilog设计4-16译码器

file-newprojectwizard新建工程，工程名字为“4to16”，然后next-next，选择cyclone旗下的EP1C2Q24C8芯片，点击next,在simulation一栏，工具名选用“ModelSim-Altera

CheuGen54·2020-07-06 02:49

ROM初始化文件（.mif/.coe）

一、AlteraROM初始化文件（.mif）文件格式如下：width=M;//数据位宽depth=N;//数据总量address_radix=uns;//地址格式，(uns–十进制，bin–二进制，hex

Joker-han·2020-07-06 02:09

超详细的FPGA芯片解读

目前，全球FPGA市场基本被四大巨头垄断：Xilinx（赛灵思）、Intel（英特尔，此前收购了Altera）、Lattice（莱迪思）、Micro

果乐果香·2020-07-06 02:39

数字锁相环的FPGA实现(一)

数字锁相环的FPGA实现(一)电赛著开篇之前,感谢杜勇老师,和他所著的《数字通信同步技术的MATLAB与FPGA实现,Altera/Verilog版》文章目录数字锁相环的FPGA实现(一)锁相环的环路模型锁定与跟踪环路的基本性能要求锁相环的组成鉴相器

hhhhorrible·2020-07-06 02:02

FPGA内部RAM的初始化

Altera的RAM初始化文件格式是mif和hex.QuartusII自带的RAM初始化工具很方便产生初始化文件。

weixin_34417814·2020-07-06 01:28

基于FPGA摄像头图像采集显示系统

其中图像采集模块选择OV7670摄像头模块，完成对视频图像的采集和解码功能，并以RGB565标准输出RGB5:6:5信号；图像处理模块选用的FPGA是Altera公司生产的CycloneIVEP4CE10F17C8

weixin_34310785·2020-07-06 01:41

【笔记】关于NIOS II PIO的几个问题

一下均来自ALTERA《9.PIOCore》V9.0的datasheet。建议多多阅读官方文档。1.几个示例（1）控制LEDS。（2）获得来自外部的开关信息。（3）控制显示设备。（4）与外部设备通讯。

weixin_34302561·2020-07-06 01:28

Altera OpenCL SDK与Xilinx SDAccel的使用对比

1.AlteraOpenCLSDK首先需要安装Quartus（13.1版本以上）和配套的SoCEDS，分别申请两个license，一个用于OpenCLSDK，一个用于SoCEDS，缺一不可。

weixin_34252686·2020-07-06 00:58

初识DE2-115开发板

Altera下载控制芯片-EPCS64以及USB-Blaster对Jtag和as模式的支持。

weixin_34234721·2020-07-06 00:20

[FPGA] 1、开发板使用和引脚连接

设备简介①主芯片采用ALTERA公司最新四代FPGACycloneIV系列EP4CE6E22C8N②板载EPCS4N/EPCS

weixin_34187862·2020-07-06 00:45

FPGA设计——CMOS摄像与HDMI显示(DVP版)

2.硬件系统框图CMOS采用分辨率为1080p的摄像头芯片，FPGA采用ALTERA公司的CYCLONEIV，FLASH采用EPCS64，DDR2采用Hynix公司的1Gb内存条，HDMI采用SiliconImage

weixin_34150830·2020-07-06 00:35

浅析Xilinx 三速以太网MAC IP核（仿真篇）

之前在使用Altera的三速以太网MACIP的基础上，完成了UDP协议数据传输。

weixin_33951761·2020-07-05 23:23

(原創) Altera新的一本Nios II手冊：Embedded Design Handbook (SOC) (Nios II)

AbstractAltera除了原本的5大本巨著外，最近又多了一本EmbeddedDesignHandbook供大家下載參考。

weixin_33898876·2020-07-05 23:25

推荐频道

ALTERA