E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
AXI
PCIE原理-002：PCIE地址是如何映射的
本文以xinlinxFPGAPCIE为例，选择集成
AXI
的PCIE结构为例，说明
AXI
接口读写地址是如何映射成PCIE读写地址的。2、集成
AXI
的PCIE结构下图所示为集成
AXI
的PCIE结构图。
IC小鸽
·
2020-08-23 05:23
PCIE
S3C6410系统时钟
系统时钟控制逻辑，在S3C6410中生成所需的系统时钟信号，用于CPU的ARMCLK,用于
AXI
/AHB总线外设的HCLK和APB总线外设的PCLK。在S3C6410中有三个PLL。
sxlwzl
·
2020-08-23 02:09
arm
OK6410系统时钟初始化详解
6410含有
AXI
、AHB、APB总线，通过不同的总线控制不同的外设，
AXI
、AHB总线最高工作在133MHz，APB最高工作在66MHz
Zoro_97
·
2020-08-23 02:33
ok6410
Zynq PS/PL详解之DMA（part8）
在我上一篇博客里，我们达成一个观点，就是使用DMA（直接内存访问）的好处很明显，我之前在“AdamTaylorMicroZed系列之21”也提到使用
AXI
接口的DMA的好处。
爱不到要偷
·
2020-08-22 23:38
ZYNQ基础----通过
AXI
4接口从内存中读出数据
AXI
接口读时序 在前面的博客中，介绍了
AXI
接口的基础的一些概念。但是并没有具体实现的例子，今天就通过一个
AXI
4接口的读时序，来完成从内存中读出数据的这么一个操作。
black_pigeon
·
2020-08-22 22:31
ZYNQ
verilog
fpga
ZYNQ
AXI
总线介绍
choose123/article/details/80055113https://blog.csdn.net/lkiller_hust/article/details/513448191、协议简介zynq内部有三种
AXI
gdboyi
·
2020-08-22 22:11
FPGA
PL和Memory总线
AXI
、DDR、OCM理论带宽
Table22-2andTable22-3provideabasicintroductionofrelativeperformancecapabilitiesbetweenvariousprogrammableinterfaces,DMA,andmemorycontrollers.Thebandwidtharecalculatedastheinterfacewidthmultipliedbyaty
cajeptw
·
2020-08-22 20:35
Bandwidth
R+W
BW
vue axios封装之取消请求
这时候我们就需要配置axios请求的CancelToken来取消还没有响应完的接口，直接根据最新输入查询接口，匹配最新的结果引入axios定义需要的变量//引入
axi
张旭超
·
2020-08-22 14:44
vue.js
axios
折线 曲线图的实现，图表
自己做的一个折线图项目的源码http://www.oschina.net/code/snippet_2702417_56390其中的一些主要代码的注解（1）AxisaxisX=newAxis(axisValues);//X轴，
axi
pszh
·
2020-08-22 14:35
android
开发
zedboard第二课（BlockDesign,SDK，BOOT.BIN）
如果使用了
AXI
总线，那么必须在AddressEditor中，对每个Endpoint进行地址关联。右键选择AssignAddress即可。
Huskar_Liu
·
2020-08-22 11:08
vivado
SOC设计及Verilog学习笔记一
主要模块集成在die中，要含ip/存储器等内存Onenand(较优，可外部纠错)/nandwatchdogtimer:对CPU时钟进行校正音频接口：IISDVFS:控制电压调频AMBA:APB/AHB/
AXI
迷失的二向箔
·
2020-08-22 10:42
数字IC设计
基于PYNQ的AD采集系统
基于PYNQ的AD采集系统系统概述AN706的控制SPI通讯
AXI
4-LITE总线打包IP核建立PYNQ工程编写SDK程序上板验证代码下载地址系统概述打算用PYNQ-Z2开发板做MMC变化器的控制，遇到的第一个问题就是做
逆变高压
·
2020-08-21 20:17
PYNQ
深入
AXI
4总线- [五]
AXI
4的兄弟协议
知乎用户ljgibbs授权转发本系列我想深入探寻
AXI
4总线。不过事情总是这样，不能我说想深入就深入。当前我对
AXI
总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻
AXI
4。
空白MAX
·
2020-08-21 20:16
深入
AXI
4总线-[三]传输事务结构
知乎用户ljgibbs授权转发本系列我想深入探寻
AXI
4总线。不过事情总是这样，不能我说想深入就深入。当前我对
AXI
总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻
AXI
4。
空白MAX
·
2020-08-21 20:16
2021届数字芯片秋招记录
我回答说我不了解你用过
axi
嘛，
axi
的特点有哪些，si
空白MAX
·
2020-08-21 17:38
Zynq-7000电子相册的实现
AXI
_VDMA的介绍Xilinx的AXIVDMA（VideoDirectMemoryAccess）核是个软核。它提供了高带宽的直接内存存取在内存和支持
AXI
4-Streamvideo的目标互联。
微信公众号：FPGA开源工作室
·
2020-08-21 08:25
FPGA
FPGA数字图像处理
vue.js+socket.io+express+mongodb打造在线聊天室[一]
有issue的欢迎提出介绍本项目基于vue.js+socket.io+express+mongodb实现的聊天效果，界面以及功能参考QQ，微信技术栈前端：vue,vue-router,vuex,
axi
weixin_33843409
·
2020-08-21 06:44
ZedBoard--（5）嵌入式Linux下的DMA测试（Direct Register Mode）（PS + PL）
ZedBorad–（5）嵌入式Linux下的DMA测试（PS+PL）本文将详细介绍如何在ZedBorad上使用
AXI
接口的DMAIP核。
CSE_XYing
·
2020-08-21 04:00
ZedBoard
嵌入式
Vivado
2017/09/25 关于cache和
axi
的一些想法
今天看了很多乱七八糟的东西：1.E知网为什么要有qosaxi中的qos的主要作用就是表明优先级。因为不同的模块有着不同的需求，因而不同。http://www.eeknow.cn/question/722.latency和bandwidth不同：latency主要指的是延迟，cpu的cachemiss之类的操作对latency要求很高。bandwidth指的是带宽，主要是用于单位时间内通过的数据量，
南方铁匠
·
2020-08-21 03:48
计算机体系结构
SCU
对外使用的是
AXI
总线。
TheGameIsFives
·
2020-08-21 03:48
每日心得
加速器一致性接口
ZynqPS上的加速器一致性接口（AcceleratorCoherencyPort,ACP）是一个兼容
AXI
3的64位从机接口，连接到SCU（SnoopControlUnit），为PL提供异步缓存一致性直接访问
weixin_33982670
·
2020-08-21 02:56
zcu104
AXI
DMA速度测试总结
一.前言好久没有认真的写一些技术博客了，工作半年了，最近两个月好像才慢慢的恢复过来了，不能摸鱼了，2020年，自己的生活中会有很多可见的变化，要快速成长啊，具备与之匹配的技术和能力啊。二.PL侧工程设置由于项目的需要，利用一周的时间测试了zcu104开发板DMA的实际带宽。之前就用过AXIDMA做过图像处理方面的东西，还以为这次两天驾轻就熟，两天就能做好呢，结果细细的研究了一下，才发现还是有很多的
alangaixiaoxiao
·
2020-08-21 02:58
Zynq
SOC
ajax请求获取数据，前端绘制Echarts折线图
title:{text:'分布图',//这里设置了标题居中显示x:'center',y:'top',textAlign:'center'},xAxis:{type:'category',name:'关注数',
axi
STRONG8425
·
2020-08-21 02:39
mongodb
java
echarts
axios 请求出现options的原因和解决方案
developer.mozilla.org/zh-CN/docs/Web/HTTP/Access_control_CORS解决方案,使用qs,参考以下文章代码//axios配置axios.defaults.timeout=5000;
axi
胡儒清_前端那个老胡
·
2020-08-20 20:49
Xilinx
AXI
4总线概述
1ZYNQ-7000与
AXI
1.1
AXI
总线概述1.1.1三种类型ZYNQ支持
AXI
4-Lite，
AXI
4和
AXI
4-Stream三种
AXI
（AdvancedeXtensibleInterface）总线协议
dwp1147170607
·
2020-08-20 17:18
Xilinx
嵌入式设计相关
linux系统启动卡在Loading Ramdisk to 1fa55000, end 1ffffa6e ...
原文地址：http://blog.chinaunix.net/uid-20721651-id-4396359.html最近，为了实现PS与PL之间的
axi
高速通信，研究了下ug873中说明的方法。
dragon_cdut
·
2020-08-20 14:48
linux驱动
Codechef July Challenge 2020 简要题解
显然每个质因子可以分开考虑，对某个特定的质因子，相当于给定了MMM个max(
AXi
,A
mayaohua2003
·
2020-08-20 03:28
codechef
生成树计数
数学
使用PetaLinux为ZYNQ SoC FPGA构建Linux系统和驱动
使用PetaLinux为ZYNQSoCFPGA构建Linux系统和驱动ZynqSoC构建linux的uboot、kernel、rootfs、driver等相关配置和流程，主要实现
axi
-adc-dma驱动
shuai132_
·
2020-08-20 01:26
关于
Axi
4-Stream to Video Out等IP核调试
参照网上教程使用Microblaze+VDMA+VideoOnScreenDisplay+
AXI
4-StreamtoVideoOut+HDMI等IP核组成图像输出回路：第一次尝试显示出lena图像，有色偏
左氏浮夸
·
2020-08-20 00:33
FPGA
IC前端面试问题总结
2.异步信号的处理（不同时钟域的同步电路需要注意什么问题）3.时钟门控：工作原理，逻辑电路如何实现4.控制信号的产生，比如低时钟域的时钟如何采样高时钟域的信号5.AMBA总线，
AXI
和AHB总线的区别，
六职位
·
2020-08-18 21:26
集成电路/IC
Axis2创建WebService实例
2.将
axi
clq9761
·
2020-08-18 20:41
Java综合
WebService
Tomcat
Apache
Web
XML
numpy中expand_dims()函数详解
废话少说，实操为证：本人使用jupyternotebook软件编程1.一维数组：即向量如上图所示，axis=0对应的shape为6，
axi
塔塔的守护者
·
2020-08-18 17:51
python学习
深度学习
ECharts2.0柱状图横向显示
shadow'},formatter:function(v){returnMath.abs(v[0].data)}},legend:{data:['直接访问']},xAxis:[{type:'value',
axi
轻风吹斜阳
·
2020-08-18 06:38
PC端
echarts常用修改位置
轴，刻度线，网格yAxis:{show:true,type:‘value’,splitLine:{show:false},//去除网格线nameTextStyle:{color:’#abb8ce’},
axi
无称可用
·
2020-08-18 05:28
echarts gauge仪表盘设置
restore:{show:true},saveAsImage:{show:true}}},series:[{name:'业务指标',type:'gauge',splitNumber:10,//分割段数，默认为5
axi
遇见csm
·
2020-08-17 21:41
echarts
AXI
用户指南——学习笔记（1）
什么是
AXI
？
AXI
是ARMAMBA的一部分。AMBA（AdvancedMicrocontrollerBusArchitecture）片上总线协议与1996年第一次提出。
有点小意思
·
2020-08-17 16:16
AXI
AXI
协议中的模棱两可的含义的解释
Cachable和Bufferable一个Master发出一个读写的request，中间要经过很多Buffer，最后才能送到memory。这些Buffer的添加是为了outstanding，timing，performance等。Buffer有两种类型：一种FIFO结构，仅仅就是保存发送Request给下一级或者返回Response给上一级。还有一种Buffer,在接受了上一级的Request之后
南方铁匠
·
2020-08-17 05:21
SOC
米联客 ZYNQ/SOC 精品教程 S02-CH24 利用
AXI
VDMA 实现MT9V034摄像头采集
软件版本：VIVADO2017.4操作系统：WIN1064bit硬件平台：适用米联客ZYNQ系列开发板米联客(MSXBO)论坛：www.osrc.cn答疑解惑专栏开通，欢迎大家给我提问！！24.1概述MT9V034是美国Aptina公司推出的一款宽动态、低照度、具有全局快门的一款相机，常用于机器视觉领域的开发。本节课程将为大家讲解如何在ZYNQ平台下面驱动MT9V034，讲解了使用IIC对摄像头的
chifu9462
·
2020-08-17 00:54
米联客 ZYNQ/SOC 精品教程 S02-CH18 自定义IP频率计实验
18.1概述本课节设计一个带
AXI
4-Lite总线的IP，来完成频率计的实验。
chifu9462
·
2020-08-17 00:23
pynq笔记
PS/PLInterfacesZynq在ps和pl之间有9个
axi
接口。
果乐果香
·
2020-08-16 21:16
自述
FPGA学习
AXI
4-lite总线读写Verilog可综合设计——可用于JESD204核配置
目录
AXI
4系列总线简介
AXI
4-lite总线通道信号时序要求读写的时序图写时序的可综合程序读时序的可综合程序JESD的
AXI
配置调试心得
AXI
4系列总线简介AdvancedeXtensibleInterface
king阿金
·
2020-08-16 20:02
Vivado-hls使用实例
在HLS端，要将进行硬件加速的软件算法转换为RTL级电路，生成便于嵌入式使用的
axi
控制端口，进行数据的传输和模块的控制。【HLS介绍】HLS可以将算法直接映射为RTL电路，实现了高层次综合。
数字积木
·
2020-08-16 03:14
Zing
AXI
总线Chipscope参考设计
主要包括，UART测试、采用PL端逻辑设计PS外设、
AXI
总线Chipscope调试、定时器中断设计、按键及点灯的设计。一、建立工程：1、打开PlanAhead开始设计。2、点击
公孙璃
·
2020-08-16 02:02
zedboard
Xilinx
ISE
AXI
总线基本概念1 - 如何理解outstanding传输
在
AXI
4的总线规范中提到
AXI
4的总线特性之一：Supportforissuingmultipleoutstandingaddresses.从字面理解，outstanding表示正在进行中的，未完成的意思
tbzj_2000
·
2020-08-16 01:34
芯片设计
Vivado-hls使用实例－详细教程
在HLS端，要将进行硬件加速的软件算法转换为RTL级电路，生成便于嵌入式使用的
axi
控制端口，进行数据的传输和模块的控制。
暖暖的时间回忆
·
2020-08-16 00:45
Vivado
通过FPGA
axi
_quad_spi IP核操作flash的顺序
initialize40:0000_000A复位1C:8000_0000使能全局中断28:0000_0004打开发送寄存器(SPIDTR)空中断WriteEnableCommandSequencestep1：60:000001E6主机传输禁止复位RX、TXFIFO相位CPHA=0极性CPOL=0配置主机模式使能SPIsystem60:00000186取消复位RX、TXFIFOstep2：68:{2
benson1013
·
2020-08-16 00:03
FPGA
AXI
总线之DDR控制器的实现
设计过程：这是一个典型的PL端的DDR控制器实现，采用M-
AXI
总线，因为瞬间数据率可能在1Gbps左右，因此数据位宽设计成（64/32）位，突发传输长
kemi450
·
2020-08-15 23:37
AXI
matplotlib 绘制多个子图和混淆矩阵热点图绘制
代码：绘制多个子图主要返回值ax.flat找了好久不知道什么意思，先记在这里吧fig,ax=plt.subplots(4,6)fori,axiinenumerate(ax.flat):
axi
.imshow
敬先生
·
2020-08-15 23:00
[AMBA]AHB
AXI
Interview Questions
AHBInterviewQuestionsHowAHBispipelinedarchitecture?Whatisthesizeofthemaxdatathatcanbetransferredinasingletransfer?Explainthe1kboundaryconceptinAHB?Okay,responseisasinglecycle?buterror/split/retryistwo
gsithxy
·
2020-08-15 23:08
Protocol
惯导笔记 - 传感器误差分析
AllanVariance:NoiseAnalysisforGyroscopes参考：IEEEStandardSpecificationFormatGuideandTestProcedureforSingle-
Axi
luoshi006
·
2020-08-15 21:55
INS
上一页
11
12
13
14
15
16
17
18
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他