E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
AXI
axios
:8000/home/multidata',//method:'post'}).then(res=>console.log(res))axios并发请求axios.all([])axios.all([
axi
容爷爷哇
·
2020-09-11 05:11
test
结束no2222CreatedwithRaphaël2.1.2序列图虚线和箭头
AXI
_Master1
AXI
_Master1
AXI
_slaverAXI_slaver请求(valid)awvalid/arvalid
jmjackyrj
·
2020-09-11 05:39
AXI
ZYNQ中的
AXI
接口共有9个，主要用于PS与PL的互联，包含以下三个类型：.
AXI
_ACP接口，是ARM多核架构下定义的一种接口，中文翻译为加速器一致性端口，用来管理DMA之类的不带缓存的
AXI
外设，
one_u_h
·
2020-09-11 03:29
FPGA基础
利用向量积（叉积）计算三角形的面积和多边形的面积
求三角形ABC的面积，根据向量积的意义，得到：a=
axi
+ayj+azk;b=bxi+byj
ZAX1
·
2020-09-10 22:15
upc训练
多边形面积
最小二乘法拟合直线公式推导及vc实现[转]
误差函数为：e=∑(yi-
axi
-b)^2，各偏导为：de/da=2∑(yi-
axi
-b)xi=0de/db=-2∑(yi-
axi
-b)=0于是得到关于a,b的线性方程组：(∑xi^2)a+(∑xi)b
NUAA_hp
·
2020-09-10 11:50
C语言实现拟合直线方程
最小二乘法力图使优化目标函数f=∑i=1n(
axi
+byi+c)2的值最小。上式分别对a和c求偏导，有：⎧⎩⎨⎪⎪⎪⎪∂f∂a=2∑(
axi
+yi+c)xi=0∂
德文君
·
2020-09-10 11:58
拟合直线
Matlab 三维图像绘制(1）——纹理贴图、球体
sphere(50);h=surface(x,y,z);set(h,'CData',A,'FaceColor','texturemap');%texturemap纹理贴图%colormap(map);
axi
jsgaobiao
·
2020-09-10 10:14
MatLab
AXI
总线 事务性能分析仪—VARON
VARON通过自主研发的IP连接到开发系统，并监视
AXI
总线上的多种属性和性能，从而使开发者能够更直观的观测系统的运行情况，从而有针对性的进行优化调整。
虹科FPGA
·
2020-09-04 16:42
#
VARON
fpga
performance
AMBA3.0协议——
AXI
（Advanced eXtensible Interface）总线介绍
AXI
（AdvancedeXtensibleInterface）是一种总线协议，该协议是ARM公司提出的AMBA（AdvancedMicrocontrollerBusArchitecture）3.0协议中最重要的部分
虹科FPGA
·
2020-09-04 10:32
#
AXI总线
fpga
AXI
总线详解
综述本文我们详解
AXI
，在ZYNQ中有支持三种
AXI
总线，拥有三种
AXI
接口，当然用的都是
AXI
协议。
虹科FPGA
·
2020-09-04 10:08
#
AXI总线
fpga
AXI
总线性能监测和FPGA调试：VARON&VSTAR
Vtech：致力于总线性能监测和FPGA调试AboutVtechVtech（VerificationTechnologyInc.）是一家开发EDA工具以及LSI（LargeScaleSemiconductor）验证技术的验证公司，最初于2003年在日本成立，目前拥有约100名员工，主要工程师居住在日本，马尼拉和现在的圣何塞。根据Vtech首席执行官兼创始人HidetoTakeuchi所述的公司愿景
虹科FPGA
·
2020-08-27 17:06
#
VSTAR
#
VARON
fpga
gcc/gdb编译调试
debug
Python爬虫获取百度贴吧图片
/usr/bin/python#-*-coding:UTF-8-*-importurllibimportre文章来源：https://www.cnblogs.com/
Axi
8/p/5757270.htmlclassSpilder01
djnz56261
·
2020-08-26 23:51
Salesforce 单点登录
其中【颁发人】，【实体ID】的值可以为任意值，但是必须和下方
AXI
喜欢喝冷饮
·
2020-08-26 15:58
CXF调用Webservice项目在linux系统上报错
2.在http://axis.apache.org/axis2/java/core/download.cgi官网下载将下载好的文件考到linux服务器上的某个文件夹2.1.使用命令进入
axi
十三楼大剑仙阿良
·
2020-08-26 07:29
工作学习
java基础
几种Web Service的调用方式
=null;Objectret=null;try{//设置代理，通过代理访问服务AxisProperties.setProperty("http.proxyHost","192.168.1.22");
Axi
jastar
·
2020-08-26 07:59
WebServices
np.concatenate 函数的使用
np.array([1,2,3])>>>b=np.array([11,22,33])>>>c=np.array([44,55,66])>>>np.concatenate((a,b,c),axis=0)#默认情况下，
axi
Ibelievesunshine
·
2020-08-25 17:07
python
AXI
接口的MIG测试【MIZ7035学习】
1.前言刚买了米联客的MIZ7035开发板，这几天休假也不出去，就在家拿回来测一些东西。主要目的是学习：PL端的DDR3接口GTX用作PCIE接口SFP接口HDMI接口SD卡和eMMC共存情况下的PetaLinux主要就是这些了。过程主要是自己根据原理图、文档在Vivado上直接新建工程来进行测试，米联客的资料作为辅助，需要时进行查看。这次先来测试MIG做出的DDR3控制器，看看效果怎么样。2.新
vacajk
·
2020-08-25 17:25
Xilinx
FPGA
2019牛客暑期多校训练营（第五场）generator 1（大数 矩阵快速幂 优化）
原题：https://ac.nowcoder.com/acm/contest/885/B题意：给出x0,x1,a,bx_0,x_1,a,bx0,x1,a,b，xi=
axi
−1+bxi−2x_i=ax_{
JK Chen
·
2020-08-24 22:42
MIZ7035上的
AXI
接口的MIG测试
目的：运用
axi
协议从MIG接口调用DDRAXI接口的MIG测试【MIZ7035】目录新建Vivado工程
AXI
接口的MIGIPPSDDR配置BlockDesignSDK新建Vivado工程新建工程，点击
祥瑞Coding
·
2020-08-24 17:47
FPGA
FPGA实践教程
ZynqNet解析（三）CPU端程序解析
github.com/dgschwend/zynqnet目录cpu_top程序包括1CPU端创建网络1.1储存网络结构的结构体1.2创建网络的函数1.3输出每层信息1.4构造函数2FPGA端创建网络2.1
axi
-Lite
祥瑞Coding
·
2020-08-24 17:41
FPGA
机器学习
c/c++
zynqNet
FPGA基础知识（十）DMA与
AXI
4总线
背景：FPGA的系统搭建中必定出现DMA和
AXI
总线的相关内容。目的：介绍DMA与
AXI
总线的相关知识，以便理解与应用。
祥瑞Coding
·
2020-08-24 17:40
FPGA
FPGA基础知识
Vue求职网站之登录注册
相关文档：新手向：Vue2.0的建议学习顺序
axi
Zoemings
·
2020-08-24 17:12
S02_CH13_
AXI
_PWM 实验
S02_CH13_
AXI
_PWM实验当学习了上一章的协议介绍内容后，开发基于这些协议的方案已经不是什么难事了，关键的一点就是从零到有的突破了。
weixin_30853329
·
2020-08-24 17:59
AXI
https://developer.arm.com/documentation/ihi0022/c/Signal-Descriptions/Global-signals------------------------------------------------------------------------------------------------------------
时光-易逝
·
2020-08-24 16:51
FPGA
element ui 图片自定义上传进度条消失问题
官方文档：http://www.axios-js.com/zh-cn/docs/参考博客：https://www.jianshu.com/p/02e3fa533b86产生进度条消失的原因：查找资料：发现
axi
我是顾昀峰
·
2020-08-24 15:53
vue
element
ui
node全栈初体验
技术栈前端vue+
axi
Ertsul
·
2020-08-24 15:07
JNI与底层调用-1
JNI开发系列阅读JNI与底层调用1：http://blog.csdn.net/
axi
295309066/article/details/60758515JNI与底层调用2：http://blog.csdn.net
Jack-Chan
·
2020-08-24 07:53
Android基础
【Xilinx】基于DMA的adc读取
petalinux2018.2xilinx_vivado_sdk2018.2学习例程：1、DMA初始化1）定义变量//定义ioctrl的命令#defineAXI_ADC_IOCTL_BASE'W'#defineAXI_ADC_SET_SAMPLE_NUM_IO(
AXI
_ADC_IOCTL_BASE
Amrzs_hp
·
2020-08-24 06:10
解决跨域造成Vue-element每次请求sessionID不同问题
vue-element-admin-master-1\src\utils\request.js中添加如下代码即可:withCredentials:true,crossDomain:true整个axios请求为:constservice=
axi
supramolecular
·
2020-08-23 11:54
Javascript
Vue
使用SystemVerilog简化FPGA中的接口
FPGA工程师们应该都会吐槽Verilog的语法，相当的不友好，尤其是对于有很多接口的模块，像
AXI
4/
AXI
-Lite这种常用的总线接口，动不动就好几十根线，写起来是相当费劲。
猫叔Rex
·
2020-08-23 08:10
FPGA
DDR3控制器MIG调试总结
1.在调试K7FPGADDR3传输视频时，DDR3用的
AXI
接口操作，会出现DDR3内部数据错乱和收不到FDMA的last信号，经分析时因为板子设计缺陷，DDR3频率过高（ClockPeriod：800M
技术先生
·
2020-08-23 07:45
FPGA
DDR3
PCIE
MIG
PCIE原理-002：PCIE地址是如何映射的
本文以xinlinxFPGAPCIE为例，选择集成
AXI
的PCIE结构为例，说明
AXI
接口读写地址是如何映射成PCIE读写地址的。2、集成
AXI
的PCIE结构下图所示为集成
AXI
的PCIE结构图。
IC小鸽
·
2020-08-23 05:23
PCIE
S3C6410系统时钟
系统时钟控制逻辑，在S3C6410中生成所需的系统时钟信号，用于CPU的ARMCLK,用于
AXI
/AHB总线外设的HCLK和APB总线外设的PCLK。在S3C6410中有三个PLL。
sxlwzl
·
2020-08-23 02:09
arm
OK6410系统时钟初始化详解
6410含有
AXI
、AHB、APB总线，通过不同的总线控制不同的外设，
AXI
、AHB总线最高工作在133MHz，APB最高工作在66MHz
Zoro_97
·
2020-08-23 02:33
ok6410
Zynq PS/PL详解之DMA（part8）
在我上一篇博客里，我们达成一个观点，就是使用DMA（直接内存访问）的好处很明显，我之前在“AdamTaylorMicroZed系列之21”也提到使用
AXI
接口的DMA的好处。
爱不到要偷
·
2020-08-22 23:38
ZYNQ基础----通过
AXI
4接口从内存中读出数据
AXI
接口读时序 在前面的博客中，介绍了
AXI
接口的基础的一些概念。但是并没有具体实现的例子，今天就通过一个
AXI
4接口的读时序，来完成从内存中读出数据的这么一个操作。
black_pigeon
·
2020-08-22 22:31
ZYNQ
verilog
fpga
ZYNQ
AXI
总线介绍
choose123/article/details/80055113https://blog.csdn.net/lkiller_hust/article/details/513448191、协议简介zynq内部有三种
AXI
gdboyi
·
2020-08-22 22:11
FPGA
PL和Memory总线
AXI
、DDR、OCM理论带宽
Table22-2andTable22-3provideabasicintroductionofrelativeperformancecapabilitiesbetweenvariousprogrammableinterfaces,DMA,andmemorycontrollers.Thebandwidtharecalculatedastheinterfacewidthmultipliedbyaty
cajeptw
·
2020-08-22 20:35
Bandwidth
R+W
BW
vue axios封装之取消请求
这时候我们就需要配置axios请求的CancelToken来取消还没有响应完的接口，直接根据最新输入查询接口，匹配最新的结果引入axios定义需要的变量//引入
axi
张旭超
·
2020-08-22 14:44
vue.js
axios
折线 曲线图的实现，图表
自己做的一个折线图项目的源码http://www.oschina.net/code/snippet_2702417_56390其中的一些主要代码的注解（1）AxisaxisX=newAxis(axisValues);//X轴，
axi
pszh
·
2020-08-22 14:35
android
开发
zedboard第二课（BlockDesign,SDK，BOOT.BIN）
如果使用了
AXI
总线，那么必须在AddressEditor中，对每个Endpoint进行地址关联。右键选择AssignAddress即可。
Huskar_Liu
·
2020-08-22 11:08
vivado
SOC设计及Verilog学习笔记一
主要模块集成在die中，要含ip/存储器等内存Onenand(较优，可外部纠错)/nandwatchdogtimer:对CPU时钟进行校正音频接口：IISDVFS:控制电压调频AMBA:APB/AHB/
AXI
迷失的二向箔
·
2020-08-22 10:42
数字IC设计
基于PYNQ的AD采集系统
基于PYNQ的AD采集系统系统概述AN706的控制SPI通讯
AXI
4-LITE总线打包IP核建立PYNQ工程编写SDK程序上板验证代码下载地址系统概述打算用PYNQ-Z2开发板做MMC变化器的控制，遇到的第一个问题就是做
逆变高压
·
2020-08-21 20:17
PYNQ
深入
AXI
4总线- [五]
AXI
4的兄弟协议
知乎用户ljgibbs授权转发本系列我想深入探寻
AXI
4总线。不过事情总是这样，不能我说想深入就深入。当前我对
AXI
总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻
AXI
4。
空白MAX
·
2020-08-21 20:16
深入
AXI
4总线-[三]传输事务结构
知乎用户ljgibbs授权转发本系列我想深入探寻
AXI
4总线。不过事情总是这样，不能我说想深入就深入。当前我对
AXI
总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻
AXI
4。
空白MAX
·
2020-08-21 20:16
2021届数字芯片秋招记录
我回答说我不了解你用过
axi
嘛，
axi
的特点有哪些，si
空白MAX
·
2020-08-21 17:38
Zynq-7000电子相册的实现
AXI
_VDMA的介绍Xilinx的AXIVDMA（VideoDirectMemoryAccess）核是个软核。它提供了高带宽的直接内存存取在内存和支持
AXI
4-Streamvideo的目标互联。
微信公众号：FPGA开源工作室
·
2020-08-21 08:25
FPGA
FPGA数字图像处理
vue.js+socket.io+express+mongodb打造在线聊天室[一]
有issue的欢迎提出介绍本项目基于vue.js+socket.io+express+mongodb实现的聊天效果，界面以及功能参考QQ，微信技术栈前端：vue,vue-router,vuex,
axi
weixin_33843409
·
2020-08-21 06:44
ZedBoard--（5）嵌入式Linux下的DMA测试（Direct Register Mode）（PS + PL）
ZedBorad–（5）嵌入式Linux下的DMA测试（PS+PL）本文将详细介绍如何在ZedBorad上使用
AXI
接口的DMAIP核。
CSE_XYing
·
2020-08-21 04:00
ZedBoard
嵌入式
Vivado
2017/09/25 关于cache和
axi
的一些想法
今天看了很多乱七八糟的东西：1.E知网为什么要有qosaxi中的qos的主要作用就是表明优先级。因为不同的模块有着不同的需求，因而不同。http://www.eeknow.cn/question/722.latency和bandwidth不同：latency主要指的是延迟，cpu的cachemiss之类的操作对latency要求很高。bandwidth指的是带宽，主要是用于单位时间内通过的数据量，
南方铁匠
·
2020-08-21 03:48
计算机体系结构
上一页
11
12
13
14
15
16
17
18
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他