E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
AXI
SCU
对外使用的是
AXI
总线。
TheGameIsFives
·
2020-08-21 03:48
每日心得
加速器一致性接口
ZynqPS上的加速器一致性接口（AcceleratorCoherencyPort,ACP）是一个兼容
AXI
3的64位从机接口，连接到SCU（SnoopControlUnit），为PL提供异步缓存一致性直接访问
weixin_33982670
·
2020-08-21 02:56
zcu104
AXI
DMA速度测试总结
一.前言好久没有认真的写一些技术博客了，工作半年了，最近两个月好像才慢慢的恢复过来了，不能摸鱼了，2020年，自己的生活中会有很多可见的变化，要快速成长啊，具备与之匹配的技术和能力啊。二.PL侧工程设置由于项目的需要，利用一周的时间测试了zcu104开发板DMA的实际带宽。之前就用过AXIDMA做过图像处理方面的东西，还以为这次两天驾轻就熟，两天就能做好呢，结果细细的研究了一下，才发现还是有很多的
alangaixiaoxiao
·
2020-08-21 02:58
Zynq
SOC
ajax请求获取数据，前端绘制Echarts折线图
title:{text:'分布图',//这里设置了标题居中显示x:'center',y:'top',textAlign:'center'},xAxis:{type:'category',name:'关注数',
axi
STRONG8425
·
2020-08-21 02:39
mongodb
java
echarts
axios 请求出现options的原因和解决方案
developer.mozilla.org/zh-CN/docs/Web/HTTP/Access_control_CORS解决方案,使用qs,参考以下文章代码//axios配置axios.defaults.timeout=5000;
axi
胡儒清_前端那个老胡
·
2020-08-20 20:49
Xilinx
AXI
4总线概述
1ZYNQ-7000与
AXI
1.1
AXI
总线概述1.1.1三种类型ZYNQ支持
AXI
4-Lite，
AXI
4和
AXI
4-Stream三种
AXI
（AdvancedeXtensibleInterface）总线协议
dwp1147170607
·
2020-08-20 17:18
Xilinx
嵌入式设计相关
linux系统启动卡在Loading Ramdisk to 1fa55000, end 1ffffa6e ...
原文地址：http://blog.chinaunix.net/uid-20721651-id-4396359.html最近，为了实现PS与PL之间的
axi
高速通信，研究了下ug873中说明的方法。
dragon_cdut
·
2020-08-20 14:48
linux驱动
Codechef July Challenge 2020 简要题解
显然每个质因子可以分开考虑，对某个特定的质因子，相当于给定了MMM个max(
AXi
,A
mayaohua2003
·
2020-08-20 03:28
codechef
生成树计数
数学
使用PetaLinux为ZYNQ SoC FPGA构建Linux系统和驱动
使用PetaLinux为ZYNQSoCFPGA构建Linux系统和驱动ZynqSoC构建linux的uboot、kernel、rootfs、driver等相关配置和流程，主要实现
axi
-adc-dma驱动
shuai132_
·
2020-08-20 01:26
关于
Axi
4-Stream to Video Out等IP核调试
参照网上教程使用Microblaze+VDMA+VideoOnScreenDisplay+
AXI
4-StreamtoVideoOut+HDMI等IP核组成图像输出回路：第一次尝试显示出lena图像，有色偏
左氏浮夸
·
2020-08-20 00:33
FPGA
IC前端面试问题总结
2.异步信号的处理（不同时钟域的同步电路需要注意什么问题）3.时钟门控：工作原理，逻辑电路如何实现4.控制信号的产生，比如低时钟域的时钟如何采样高时钟域的信号5.AMBA总线，
AXI
和AHB总线的区别，
六职位
·
2020-08-18 21:26
集成电路/IC
Axis2创建WebService实例
2.将
axi
clq9761
·
2020-08-18 20:41
Java综合
WebService
Tomcat
Apache
Web
XML
numpy中expand_dims()函数详解
废话少说，实操为证：本人使用jupyternotebook软件编程1.一维数组：即向量如上图所示，axis=0对应的shape为6，
axi
塔塔的守护者
·
2020-08-18 17:51
python学习
深度学习
ECharts2.0柱状图横向显示
shadow'},formatter:function(v){returnMath.abs(v[0].data)}},legend:{data:['直接访问']},xAxis:[{type:'value',
axi
轻风吹斜阳
·
2020-08-18 06:38
PC端
echarts常用修改位置
轴，刻度线，网格yAxis:{show:true,type:‘value’,splitLine:{show:false},//去除网格线nameTextStyle:{color:’#abb8ce’},
axi
无称可用
·
2020-08-18 05:28
echarts gauge仪表盘设置
restore:{show:true},saveAsImage:{show:true}}},series:[{name:'业务指标',type:'gauge',splitNumber:10,//分割段数，默认为5
axi
遇见csm
·
2020-08-17 21:41
echarts
AXI
用户指南——学习笔记（1）
什么是
AXI
？
AXI
是ARMAMBA的一部分。AMBA（AdvancedMicrocontrollerBusArchitecture）片上总线协议与1996年第一次提出。
有点小意思
·
2020-08-17 16:16
AXI
AXI
协议中的模棱两可的含义的解释
Cachable和Bufferable一个Master发出一个读写的request，中间要经过很多Buffer，最后才能送到memory。这些Buffer的添加是为了outstanding，timing，performance等。Buffer有两种类型：一种FIFO结构，仅仅就是保存发送Request给下一级或者返回Response给上一级。还有一种Buffer,在接受了上一级的Request之后
南方铁匠
·
2020-08-17 05:21
SOC
米联客 ZYNQ/SOC 精品教程 S02-CH24 利用
AXI
VDMA 实现MT9V034摄像头采集
软件版本：VIVADO2017.4操作系统：WIN1064bit硬件平台：适用米联客ZYNQ系列开发板米联客(MSXBO)论坛：www.osrc.cn答疑解惑专栏开通，欢迎大家给我提问！！24.1概述MT9V034是美国Aptina公司推出的一款宽动态、低照度、具有全局快门的一款相机，常用于机器视觉领域的开发。本节课程将为大家讲解如何在ZYNQ平台下面驱动MT9V034，讲解了使用IIC对摄像头的
chifu9462
·
2020-08-17 00:54
米联客 ZYNQ/SOC 精品教程 S02-CH18 自定义IP频率计实验
18.1概述本课节设计一个带
AXI
4-Lite总线的IP，来完成频率计的实验。
chifu9462
·
2020-08-17 00:23
pynq笔记
PS/PLInterfacesZynq在ps和pl之间有9个
axi
接口。
果乐果香
·
2020-08-16 21:16
自述
FPGA学习
AXI
4-lite总线读写Verilog可综合设计——可用于JESD204核配置
目录
AXI
4系列总线简介
AXI
4-lite总线通道信号时序要求读写的时序图写时序的可综合程序读时序的可综合程序JESD的
AXI
配置调试心得
AXI
4系列总线简介AdvancedeXtensibleInterface
king阿金
·
2020-08-16 20:02
Vivado-hls使用实例
在HLS端，要将进行硬件加速的软件算法转换为RTL级电路，生成便于嵌入式使用的
axi
控制端口，进行数据的传输和模块的控制。【HLS介绍】HLS可以将算法直接映射为RTL电路，实现了高层次综合。
数字积木
·
2020-08-16 03:14
Zing
AXI
总线Chipscope参考设计
主要包括，UART测试、采用PL端逻辑设计PS外设、
AXI
总线Chipscope调试、定时器中断设计、按键及点灯的设计。一、建立工程：1、打开PlanAhead开始设计。2、点击
公孙璃
·
2020-08-16 02:02
zedboard
Xilinx
ISE
AXI
总线基本概念1 - 如何理解outstanding传输
在
AXI
4的总线规范中提到
AXI
4的总线特性之一：Supportforissuingmultipleoutstandingaddresses.从字面理解，outstanding表示正在进行中的，未完成的意思
tbzj_2000
·
2020-08-16 01:34
芯片设计
Vivado-hls使用实例－详细教程
在HLS端，要将进行硬件加速的软件算法转换为RTL级电路，生成便于嵌入式使用的
axi
控制端口，进行数据的传输和模块的控制。
暖暖的时间回忆
·
2020-08-16 00:45
Vivado
通过FPGA
axi
_quad_spi IP核操作flash的顺序
initialize40:0000_000A复位1C:8000_0000使能全局中断28:0000_0004打开发送寄存器(SPIDTR)空中断WriteEnableCommandSequencestep1：60:000001E6主机传输禁止复位RX、TXFIFO相位CPHA=0极性CPOL=0配置主机模式使能SPIsystem60:00000186取消复位RX、TXFIFOstep2：68:{2
benson1013
·
2020-08-16 00:03
FPGA
AXI
总线之DDR控制器的实现
设计过程：这是一个典型的PL端的DDR控制器实现，采用M-
AXI
总线，因为瞬间数据率可能在1Gbps左右，因此数据位宽设计成（64/32）位，突发传输长
kemi450
·
2020-08-15 23:37
AXI
matplotlib 绘制多个子图和混淆矩阵热点图绘制
代码：绘制多个子图主要返回值ax.flat找了好久不知道什么意思，先记在这里吧fig,ax=plt.subplots(4,6)fori,axiinenumerate(ax.flat):
axi
.imshow
敬先生
·
2020-08-15 23:00
[AMBA]AHB
AXI
Interview Questions
AHBInterviewQuestionsHowAHBispipelinedarchitecture?Whatisthesizeofthemaxdatathatcanbetransferredinasingletransfer?Explainthe1kboundaryconceptinAHB?Okay,responseisasinglecycle?buterror/split/retryistwo
gsithxy
·
2020-08-15 23:08
Protocol
惯导笔记 - 传感器误差分析
AllanVariance:NoiseAnalysisforGyroscopes参考：IEEEStandardSpecificationFormatGuideandTestProcedureforSingle-
Axi
luoshi006
·
2020-08-15 21:55
INS
利用向量积（叉积）计算三角形的面积和多边形的面积
求三角形ABC的面积，根据向量积的意义，得到：a=
axi
+ayj+azk;b=bxi+byj+bzk
weixin_34370347
·
2020-08-15 16:22
DMA测试（Direct Register Mode）（PS + PL）
ZedBorad–（5）嵌入式Linux下的DMA测试（PS+PL）本文将详细介绍如何在ZedBorad上使用
AXI
接口的DMAIP核。
weiweiliulu
·
2020-08-15 16:11
zynq
xilinx
FPGA
Vivado创建带
AXI
slave接口的IP—PS控制PL侧的LED
目录1.1创建AXIslaveIP1.2修改AXIslaveIP的2个文件1.3重新封装IP1.4新建BD添加IP（PScoreIP+AXIslaveIP）1.5修改PScoreIP1.5.1引出DDR端口1.5.2引出FIXED_IO端口1.5.3DDR配置1.6引出myip_v1_0_0的GPIO_LED端口1.7更新BD1.7.1GeneratetheOutputProducts1.7.2C
weiweiliulu
·
2020-08-15 16:08
FPGA
zynq
利用向量积（叉积）计算三角形的面积和多边形的面积
求三角形ABC的面积，根据向量积的意义，得到：a=
axi
+ayj+azk;b=bxi+byj+bzk
NGUper
·
2020-08-15 16:25
ACM_知识讲解
vue2.0中axios拦截详细说明
axios以及elementui中的loading和message组件importaxiosfrom'axios'import{Loading,Message}from'element-ui'//超时时间
axi
mschange
·
2020-08-15 13:40
vue
axios
Vivado下创建一个带BSP驱动的IP
跟着教程一路来到第十一章自定义IP实验这里，将会把一个带有
AXI
总线的PWM的IP连到PS上，在自定义IP的时候，我注意到了IP内包含的文件包括SoftwareD
Godenfreemans
·
2020-08-15 12:07
FPGA
ZYNQ
AXI
DMA
此文是转载自http://www.fpgadeveloper.com/2014/08/using-the-
axi
-dma-in-vivado.html我在测试AXIDMA时参考了这个文章，调通了xilinx
weilxuext
·
2020-08-15 11:49
AXI
STREAM ,AXIS总线的理解
全兼容ZEDBOARD开发板子SYSCLK.TAOBAO.COM1，VALID和READY是所有
AXI
总线必须有的，VALID是MASTER告诉SLAVE数据已经展现在了总线上了，你可以取走了，而READY
mcupro
·
2020-08-15 11:22
ZYNQ7
OV7670
VERILOG
FPGA
AXI
_DMAC的寄存器说明
来自：https://wiki.analog.com/resources/fpga/docs/hdl/regmap#folded_1ef0a96bdee03491ff600d93e2c50767_1这里是ADI提供的DMAC，不是XILINX的VIVADO自带的。请注意区分！AddressBitsNameTypeDefaultDescriptionDWORD0x000VERSIONVersiono
mcupro
·
2020-08-15 11:51
一个易用的
AXI
_LITE转接模块 [视频提纲]
我们在做
AXI
_LITE外设时候，需要在大量的例子代码里面加入自己的寄存器和逻辑。不但麻烦而且很容易出错。这里给大家推荐一个转接口的模块，将
AXI
接口转换成非常简单的pcore寄存器读写操作。
mcupro
·
2020-08-15 11:51
ZEDBOARD
VERILOG
ZYNQ7
axios基本用法
axios模块之后importaxiosfrom'axios';//安装方法npminstallaxios//或bowerinstallaxios当然也可以用script引入axios提供了一下几种请求方式
axi
yangwensheng1122
·
2020-08-15 09:07
vue
模块
axios
2019年牛客多校第五场(BC)
B:generator1题意给你x0,x1,a,b,xi=
axi
−1+bxi−2x_0,x_1,a,b,x_i=ax_{i-1}+bx_{i-2}x0,x1,a,b,xi=
axi
−1+bxi−2让你求出
henu_jizhideqingwa
·
2020-08-15 06:47
题解
多校
（**）Vivado常见错误及其修改
blockdesign的连接问题：--------------------接线不匹配[BD41-237]BusInterfacepropertyTDATA_NUM_BYTESdoesnotmatchbetween/v_
axi
4s_vid_out
knitzj
·
2020-08-14 19:37
FPGA(现场可编程门正列)
axios的拦截请求与响应
/store/store.js'axios不能use哦//请求拦截（配置发送请求的信息）
axi
小腰精
·
2020-08-14 18:12
E2.8 QoS Accept signaling
AXI
4introducedtwointerfacesignalstoindicatetheQoSvalueofatransaction.AMBA5introducedtwoadditionalinterfacesignalsthatenableaslavetoindicatetheminimumQoSvalueoftransactionsthatitaccepts.TheQoS_Acceptpr
wanggongzhen1983
·
2020-08-14 03:14
AMBA
AMBA®
AXI
and
ACE
Protocol
Specification
Xmanager 连接 AIX 系统
1、检测
AXI
系统中所需要的软件包[root@/soft/database/Disk1aix211]#lslpp-l|grep-ix11X11.Dt.ToolTalk5.3.9.0COMMITTEDAIXCDEToolTalk
weixin_34008784
·
2020-08-14 01:55
AXI
学习笔记-1
本文首发于个人博客1.
AXI
总线结构
AXI
总线由5个通道构成：通道名称通道功能数据流向readaddress读地址通道主机->从机readdata读数据通道（包括数据通道和读响应通道）从机->主机writeaddress
月见樽
·
2020-08-13 22:56
AHB笔记
AHB，
AXI
也是看过很多次了，最近要准备UVM环境的amba，总结一下之前忘记的。
南方铁匠
·
2020-08-13 14:58
SOC
uvaoj 12169 Disgruntled Judge 扩展欧几里得算法
uvaoj12169DisgruntledJudge扩展欧几里得算法一个裁判，找了3个整数x1,a和b，按照递推公式xi=(
axi
-1+b)%10001，计算出了一个长度为2n的序列，n是测试数据的组数
gwq5210
·
2020-08-13 14:02
数论
uvaoj
上一页
12
13
14
15
16
17
18
19
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他