AXI

带你快速入门AXI4总线--AXI4-Lite篇（2）----XILINX AXI4-Lite接口IP源码仿真分析（Slave接口）

写在前面在AXIS篇中，我们打包了2个AXI4-Stream接口的IP（一主一从）（带你快速入门AXI4总线--AXI4-Stream篇（2）----XILINXAXI4-Stream接口IP源码仿真分析
孤独的单刀·2021-11-25 20:00

快速入门AXI4总线（2）----XILINX AXI4-Stream接口IP源码仿真分析

1、带AXIS接口的自定义IPVivado在打包IP核的时候提供了AXI4-Stream的接口，接下来分别例化两个IP，一个MASTER，一个SLAVE。
孤独的单刀·2021-11-22 20:40

米联客FDMA及其控制器代码逐行讲解，全网最细，不接受反驳

一般是图像三帧缓存于DDR3，然后再读出显示，DDR3操作很复杂，所以Xilinx官方出了个MIG的IP核供开发者使用，但对于像我这样的little_white来说，操作MIG的用户接口还是不方便，所以又有了挂载AXI4
健康奶·2021-11-16 14:41

Xilinx官方AXI4_LITE_slave源码解析，little white的自我认知

Xilinx官方AXI4_LITE源码解析，littlewhite的自我认知AXI4_LITE是一个简单协议，用来配置一些寄存器，官方给出了源码，获取方式如下：总线包括Master和Slave两种模式，
健康奶·2021-11-10 13:56

利用numpy实现数据基本操作

常用函数以下为一些在numpy中所使用的一些常用函数介绍（numpyasnp）1.数学运算符2.比较运算符需要注意：不管一维数组还是多维数组，通过比较运算符返回的都是一维数组3.常用的数学函数4.常用的统计函数axi
疯狂生煎包·2021-09-20 18:07

System verilog实战----AXI DMA的简单实现

AXIDMA在FPGA加速器的设计中，往往会涉及到PS和PL之间的数据传输，对于zynq平台来说，最合适的数据传输方式就是通过AXI总线，同时，为了提高CPU的利用率，DMA往往是数据交互的首选。
zjjxFPGAer·2021-08-11 17:20

vue爬坑之路（二）：关于vue axios的使用

$http具体参考文档https://www.kancloud.cn/yunye/axi
淡淡紫色·2021-06-14 01:50

pynq培训day2

了解Overlay设计方法了解HLS开发工具使用HLS以及Vivado工具自定义Overlay重构BaseOverlay1.了解Overlay设计方法PS和PL的连接其中有3种是AXI的接口（GP、HP
cyzbz·2021-06-07 21:55

ZYNQ PS + PL异构多核案例开发手册之1axi_gpio_led_demo案例

本文主要介绍ZYNQPS+PL异构多核案例的使用说明，适用开发环境：Windows7/1064bit、XilinxVivado2017.4、XilinxSDK2017.4。案例包含PL端Vivado工程，主要使用Xilinx提供的标准IP核配置PL端资源实现接口扩展，同时包含PS端裸机/Linux程序、PL端MicroBlaze应用程序。案例使用BlockDesign+Verilog语言方式进行开
Tronlong创龙·2021-05-28 14:56

MicroBlaze：Xilinx官方软核学习与一些实验测试

目录一、引言二、HelloWorld实验三、AXI_GPIO实验四、一些注意一、引言1、MicroBlaze简介。用于做嵌入式处理操作的软核，来加速系统设计。
Lytain2021·2021-05-28 09:43

（2）zynq FPGA AXI_Lite总线介绍

1.1zynqFPGAAXI_Lite总线介绍1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）zynqFPGAAXI_Lite总线介绍；5）结束语。1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3FPGA简介FPGA（FieldProgrammableGat
宁静致远dream·2021-05-23 12:47

ZYNQ 的三种GPIO ：MIO、EMIO、AXI_GPIO小节

ZYNQ共有三种GPIO：MIO、EMIO、AXI_GPIO。
鹏宝阿加西·2021-05-13 23:32

vivado ZYNQ 打包IP核, 模拟单片机IO口

直接操作寄存器就可以实现操作IO的效果在FPGA中,也可以这样做,SDK中直接操作地址,就可以实现操作IO口的效果,相当于自己设计IO的寄存器1FPGAIP设置1生成IP新建user_gpio.v代码如下,目的是为了把AXI
紫枫洛天·2021-04-23 16:25

基于米联客MA703FA开发板的MicroBlaze LWIP千兆以太网例程

XilinxFPGAMicroBlaze使用AXI1G/2.5GEthernetSubsystem（=TriModeEthernetMAC+AXIEthernetBuffer）以太网IP核驱动RTL8211FD
巨大八爪鱼·2021-04-18 21:36

vue 前端解决跨域问题 —代理 面试官也喜欢问哦！

首先在项目的根目录下建一个vue.config.js如下：//改变webpack的设置const{default:Axi
可 乐 伢·2021-04-14 13:21

005萝卜头学python:用PYTHON实现EXCEL的vlookup

对于两个表的连接有两个重要拼接函数，pandas中的concat和merge一定义两个原表：1、Python-concat都是ID为主键，num为数值由此可见concat其实就是个拼接函数，无脑拼接#axi
萝卜头科技·2021-02-28 22:05

axios结合axios.CancelToken防止重复发请求的全局统一配置

constCancelToken=axios.CancelToken//声明一个存放请求以及和这个请求对应的取消函数，他们的关系是一一对应的exportconstrequestMap=newMap()//请求池//创建axi
缤芬治·2021-02-01 23:16

makefile 条件判断用法和 自定函数用法简单记录

.PHONY:allcleancommon_src=ptp_raw.caxi_bus_src=axi_bus.clib=libfpga.aaxi_obj=$(axi_bus_src:.c=.o)ptp_src
洪大宇·2020-12-30 06:35

python 人工智能库_Python人工智能库ailearn使用说明0.1.8

1.项目网址ailearn的项目网址在下面的网址：axi345/ailearngithub.com看这个小猫，多萌啊O(∩_∩)O好了，话不多说，我们接下来马上对ailearn进行介绍！
weixin_39574720·2020-11-22 12:48

VARON设计流程及示例

第二步是选择要观察的AXI信号，然后完成VARONIP配置并注入用户设计。VARONIP实施完成后，运行仿真，将选择的信号数
虹科FPGA·2020-10-10 12:38

赛灵思FPGA——ZYNQ介绍

是一个应用级的处理器，能运行完整的像Linux这样的操作系统传统的现场可编程门阵列（FieldProgrammableGateArray，FPGA）逻辑部件：基于Xilinx7系列的FPGA架构这个架构实现了工业标准的AXI
虹科FPGA·2020-09-21 09:45

iPhone惊爆史诗级漏洞：亿万台手机可永久越狱 苹果无法修复

据发现它的安全研究员axi0mX称，这个新发现的iOS漏洞会导致成千上万部iPhone永久越狱。鉴于其影响之大，axi0mX直接用了“史诗级越狱（EPICJAILBREAK）”来描述这个应用，在这里
宅哥技术·2020-09-17 07:03

Vue使用Element-ui upload组件进行多文件上传(视频或者图片)

可以根据你自己的需求来)//body传参functionbodyParams(method,url,params,contentType){returnnewPromise((resolve,reject)=>{Axi
I'm写代码·2020-09-17 05:50

【ZYNQ-7000开发之九】使用VDMA在PL和PS之间传输视频流数据

理论部分VDMA可以把AXI4-Stream类型的视频流通过S2MM，写入到DDR3中，反之也可以通过MM2S读入到VDMA接口的外设中。通过内嵌FPGA逻辑分析仪进行观察数据。
RZJM_PB·2020-09-16 20:07

AXI协议

AXI协议分为3部分1：AXI-Full高性能传输、地址映射、支持突发模式。可以读写挂载大容量外设。2：AXI-Lite轻量级传输、地址映射、只能单词读写。内置寄存器，可以控制挂载的轻量级外设。
lkc123123lkc·2020-09-16 13:40

echart报表鼠标悬浮显示数据单位自定义

4.在yAxis里加上axi
WinterIsComming·2020-09-16 04:58

mips基本地址空间

总线地址:axi,ahb,apb等系统总线上的地址，通常总线地址等于逻辑地址。虚拟地址：cpu看到的地址。mipscpu可以运行在两种特权级别上:用户态和核心态。也就是用户模式和核心模式。
shliushliu·2020-09-16 03:09

AXI总线协议时序

由于ZYNQ架构和常用接口IP核经常出现AXI协议，赛灵思的协议手册讲解时序比较分散。所以笔者收藏AXI协议的几种时序，方便编程。
yundanfengqing_nuc·2020-09-15 06:50

【FPGA】AXI总线协议

文章目录AXI总线协议AXI总线类型AXI4-LiteAXI4AXI4-StreamAXI数据协议分析AXI总线协议AXI全称AdvancedeXtensibleInterface主要描述了主设备和从设备之间的数据传输方式
xyz_·2020-09-15 06:00

Xilinx AXI4总线介绍

1、什么是AXIAXI（AdvancedeXtensibleInterface）是一种总协议，该协议的第一个版本AXI3是ARM公司提出的AMBA（AdvancedMicrocontrollerBusArchitecture
长弓的坚持·2020-09-15 06:34

AXI总线简介

0.绪论AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。
weixin_33881753·2020-09-15 05:53

AXI总线协议资料整理

第一部分：AXI简介：AXI（AdvancedeXtensibleInterface）是一种总线协议，该协议是ARM公司提出的AMBA（AdvancedMicrocontrollerBusArchitecture
誓约胜利之舰·2020-09-15 05:08

AXI4_lite协议详解

AXI4-lite协议介绍AXI4-lite是AXI4-full的简化版。用于简单、低吞吐量的内存映射通信。主要用于内核和外设寄存器之间的通信。
theboynoName·2020-09-15 05:14

AXI协议基础介绍

AXI协议接口具有高可拓展性，高速度，高带宽，读写独立管道化互联，单向通道，只需要首地址，读写并行，支持乱序，支持outstanding，支持非对齐传输，有效支持出事延迟较高的外设，但是连线接口复杂。
maxwell2ic·2020-09-15 05:06

AXI总线协议时序

由于ZYNQ架构和常用接口IP核经常出现AXI协议，赛灵思的协议手册讲解时序比较分散。所以笔者收藏AXI协议的几种时序，方便编程。
fzhykx·2020-09-15 04:16

AXI4交换机制

AXI4交换机制接口与互联  一个典型的系统主要是由一个主设备和从设备连接组成的，它们通过某种形式的互连组合在一起，如图4‑21所示。              
碎碎思·2020-09-15 04:46

AXI协议中的模棱两可的含义的解释

Cachable和bufferable    一个Master发出一个读写的request，中间要经过很多Buffer，最后才能送到memory。这些Buffer的添加是为了outstanding，timing，performance等。bufferable    Buffer有两种类型：一种FIFO结构，仅仅就是保存发送Request给下一级或者返回Response给上一级。还有一种Buffer
CrazyUncle·2020-09-15 04:15

AXI总线协议

看原文的话请移步链接，谢谢）0.绪论AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。
请叫我李正经·2020-09-15 04:01

AXI总线详解-AXI4读写操作时序及AXI4猝发地址及选择

AXI4读操作          图4‑15读通道架构  如上图所示，主设备向从设备通过读地址通道指定读数据地址及控制信号，从设备通过读数据通道将指定地址上的数据传输给主设备。          
碎碎思·2020-09-15 04:04

AXI协议中的通道结构

  AXI4协议基于猝发式传输机制。在地址通道上，每个交易有地址和控制信息，这些信息描述了需要传输的数据性质。
碎碎思·2020-09-15 04:03

AXI总线详解-总线和接口以及协议

  总线、接口和协议，这三个词常常被联系在一起，但是我们心里要明白他们的区别。  总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由由数据线、地址线、控制线等构成。接口是一种连接标准，又常常被称之为物理接口。  协议就是传输数据的规则。  我们通常说的PCIE，既可以是PCIE信号，也可以是PCIE接口、PCIE总线，还可以是PCIE协议。之所以这么复杂，主要原因就是每个人对概念认知的
碎碎思·2020-09-15 04:03

AXI总线详解

AXI的重要性AXI是ZYNQ系统中比较重要的一部分。·AMBA总线，熟悉ARM架构的朋友应该都大致了解，AMBA是ARM公司的注册商标。
碎碎思·2020-09-15 04:03

神经网络拟合曲面（tensorflow）

importtensorflowastfimportnumpyasnpimportpandasaspd#归一化函数defmaxminnorm(array):maxcols=array.max(axi
Donald�·2020-09-15 03:10

JESD204 IP核的AXI4-lite接口协议读写

本篇介绍AXI4-Lite接口协议的数据读写操作~PS：本博客只供大家学习与交流，不提供完整的工程源文件，需要完整版的工程源文件请联系小青菜哥哥本人。公众号：小青菜哥哥的那些事。
小青菜哥哥·2020-09-14 13:58

关于SOC中的总线AXI/AHB/APB

很多SOC系统中，同时有多种总线互联方式，比如AXI/APB并存，或者AHB/APB并存，甚至三者同时并存于同一个系统。
Amao_come_on·2020-09-14 10:54

AXI总线协议

0.绪论AXI（AdvancedeXtensibleInterface）是一种总线协议，该协议是ARM公司提出的AMBA3.0中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。
ivy_reny·2020-09-14 10:26

AXI/AHB/APB总线协议

目录目录1.学习笔记2.AXI/AHB/APB差别a.APB如果不考虑ready信号的话即非等待模式下读写都需要2个周期，如果考虑ready，读写都需要slave的ready拉高。
cy413026·2020-09-14 10:16

AMBA、AHB、APB、AXI总线

AHB(AdvancedHigh-performanceBus)高级高性能总线*ASB(AdvancedSystemBus)高级系统总线*APB(AdvancedPeripheralBus)高级外围总线*AXI
墨墨无文·2020-09-14 10:27

vue项目axios使用及axios的配置介绍

$axios=axi
Yan_an_n·2020-09-14 09:58

echarts数据堆叠 存在负值数据不正确 问题解决方案

this.data.reduce(function(min,val){returnMath.floor(Math.min(min,val.yhat_lower));},Infinity);yAxis:{axi
壹元二九·2020-09-14 05:40
上一页 9 10 11 12 13 14 15 16 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他