E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
AXI
pcie握手机制_（PCIE学习应用教程）2.
AXI
4-Lite协议简明学习笔记
AXI
4协议是ARM的AMBA总线协议重要部分，ARM介绍
AXI
4总线协议是一种性能高，带宽高，延迟低的总线协议。
weixin_39955953
·
2022-07-25 11:50
pcie握手机制
ZYNQ基础----使用
AXI
-LITE接口访问Block RAM
1.前言 在之前的博客中有介绍到
AXI
接口和
AXI
-stream接口，
AXI
-lite接口也经常使用。最近恰好在做一个小的项目，需要对采集到的ADC数据进行缓存。
black_pigeon
·
2022-07-25 11:19
ZYNQ
Block
RAM
AXI
4、
AXI
4-Lite、
AXI
-Stream总线协议的简单认识
(一)
AXI
总线是什么？
AXI
是ARM1996年提出的微控制器总线家族AMBA中的一部分。
AXI
的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。
sunshine816
·
2022-07-25 11:19
BUS
SOC
AXI
总线之
AXI
-LITE总线分析与实现
AXI
是由ARM公司提供的一种总线协议，Xilinx从6系列的FPGA开始对
AXI
总线提供支持，现如今已经发展到
AXI
4这个版本。在Xilinx的ZYNQ系列中，
AXI
是经常用的一种接口。
bibogo
·
2022-07-25 11:47
EBAZ4205
fpga
【数字IC】深入浅出理解
AXI
-Lite协议
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍深入浅出理解
AXI
-lite协议一、写在前面二
myhhhhhhhh
·
2022-07-25 11:17
#
AXI协议
fpga开发
verilog
fpga
芯片
硬件架构
【数字IC】深入浅出理解
AXI
协议
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍深入浅出理解
AXI
协议一、写在前面二、深入浅出理解
myhhhhhhhh
·
2022-07-22 12:50
#
AXI协议
fpga开发
verilog
fpga
芯片
架构
AMBA 系列之
AXI
总线协议
目录0.绪论1.简介1.1
AXI
协议特点1.2
AXI
读写架构1.3接口和互联1.4复位2.信号描述2.1全局信号2.2写地址通道信号2.3写数据通道信号2.4写响应通道信号2.5读地址通道信号2.6读数据通道信号
朽木橼子
·
2022-07-20 13:47
fpga开发
【
AXI
】解读
AXI
协议的额外信号(QOS信号,REGION信号,与USER信号)
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍解读
AXI
协议的额外信号AdditionalSignaling
myhhhhhhhh
·
2022-07-20 13:17
#
AXI协议
fpga开发
verilog
芯片
fpga
硬件架构
AXI
协议详解
AXI
协议简介AdvancedeXtensibleInterface（
AXI
）是为了满足高性能系统设计而定义的一套独立通道协议，首次是在2003年发布的AMBA3标准中出现，经历AMBA4,目前已经到达
南柯一一梦
·
2022-07-20 13:16
AMBA
其他
关于
AXI
协议的学习解释说明
AXI
（AdvancedeXtensibleInterface）是一种总线协议，该协议是ARM公司提出的AMBA（AdvancedMicrocontrollerBusArchitecture）3.0协议中最重要的部分
weixin_30764883
·
2022-07-20 13:16
嵌入式
AXI
低功耗接口
AXI
低功耗接口接口信号CSYSREQCSYSACKCACTIVATE时序设备接受低功耗请求设备拒绝低功耗请求退出低功耗状态SystemclockcontrollerinitiatedexitPeripheralinitiatedexit
FPGA硅农
·
2022-07-20 13:15
AMBA总线
数字IC设计
fpga开发
数字IC设计--------AMBA
AXI
协议（英文原版）
AXI
：AMBAAdvancedeXtensibleInterface(
AXI
)ProtocolSpecification目录chapter1IntroductionabouttheAXIprotocolArchitecturechanneldefinitionInterfaceandinterconnectRegisterslicesBasictransactionsreadburstexamp
moshanghongfeng
·
2022-07-20 13:14
AXI
协议解析(一)
AXI
的全称是AdvancedeXtensibleInterface。在spec里面是这么自夸的：•用于高带宽和低延迟设计。•提供高频操作，无需使用复杂电桥。•协议满足各种组件的接口要求。
Alfred.HOO
·
2022-07-20 13:41
AMBA
AXI
【
AXI
】解读
AXI
协议的低功耗设计
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍解读
AXI
协议的低功耗设计接口一、写在前面二
myhhhhhhhh
·
2022-07-20 13:40
#
AXI协议
fpga开发
verilog
fpga
芯片
硬件架构
FPGA：将FIFO封装成
AXI
接口的IP
前言目标：将一个模块封装成带有
AXI
接口的IP核，方便PL、PS之间数据高速通信正文在vivado中的图形化界面，使用赛灵思的官方IP核，就会发现，很多IP核都会用到
AXI
接口，那什么是接口，为什么要用接口呢
刘颜儿
·
2022-07-18 07:49
IP核
fpga开发
tcp/ip
网络协议
Xilinx Aurora 8B/10B IP核详解和仿真
XilinxAurora8B/10BIP核详解和仿真参考文献XilinXPG046Xilinx®LogiCORE™IPAurora8B/10B支持
AXI
4-Stream用户接口VIVADO为Aurora
weixin_43354598
·
2022-07-04 13:04
Xilinx
高速串行接口
Aurora
fpga开发
soc
vue axios中的get请求方式
1.引入2.发送请求 get请求-无参数get请求-有参数 //1.引入axiosimportaxiosfrom"axios";exportdefault{ methods:{ //3.发送
axi
·
2022-07-02 13:33
【
AXI
】解读
AXI
协议事务属性(Transaction Attributes)
解读
AXI
协议事务属性(TransactionAttributes）一、写在前面二、事务属性机制解读(TransactionAttributes)2.1Cache知识预览2.1.1Cache的功能2.1.2Cache
myhhhhhhhh
·
2022-06-29 10:11
#
AXI协议
fpga开发
verilog
芯片
硬件架构
fpga
【
AXI
】解读
AXI
协议乱序机制
解读
AXI
协议乱序机制一、写在前面二、解读
AXI
协议的乱序机制2.1核心思想2.2信号列表2.2.1
AXI
3信号列表2.2.2
AXI
4信号列表2.2.3总结2.3传输顺序2.3.1读顺序2.3.2写顺序
myhhhhhhhh
·
2022-06-29 10:11
#
AXI协议
fpga开发
verilog
fpga
硬件架构
芯片
【
AXI
】解读
AXI
协议原子化访问
解读
AXI
协议原子化访问一、写在前面二、解读
AXI
协议的原子化访问2.1
AXI
协议中原子的大小2.2信号列表2.2.1
AXI
3.0版AxLOCK信号列表2.2.2
AXI
4.0版AxLOCK信号列表2.2.3
myhhhhhhhh
·
2022-06-29 10:11
#
AXI协议
fpga开发
verilog
fpga
硬件架构
芯片
【
AXI
】解读
AXI
协议双向握手机制的原理
解读
AXI
协议双向握手机制的原理一、写在前面二、
AXI
双向握手机制简介2.1信号列表2.2双向握手目的2.3握手过程2.3.1CASE1（READY信号先于VALID信号改变）2.3.2CASE2（READY
myhhhhhhhh
·
2022-06-29 10:10
#
AXI协议
fpga开发
verilog
芯片
fpga
硬件架构
【
AXI
】解读
AXI
协议中的burst突发传输机制
解读
AXI
协议中的burst突发传输机制一、写在前面二、burst突发传输机制解读2.1什么是burst传输2.2
AXI
4.0突发传输要求2.3信号列表2.3.1突发传输长度（burstlength）2.3.2
myhhhhhhhh
·
2022-06-29 10:10
#
AXI协议
fpga开发
硬件工程
verilog
fpga
硬件架构
AXI
协议(五)-
AXI
-STREAM及接入思路解析
AXI
协议(五)-
AXI
-STREAM及接入思路解析在本文中，你将可能学会：
AXI
-STREAM协议的梗概（下简称axis）尝试编写出普通摄像头接入AXIS的思路本来想讲完怎么接入的，由于篇幅的原因，代码只能留在下一节中讲了
小何的芯像石头
·
2022-06-29 10:04
Verilog
fpga
EDA
fpga
fpga/cpld
芯片
verilog
systemverilog
AXI
4_stream协议详解
AXI
4-stream协议介绍
AXI
4-stream总线协议不同于
AXI
4-lite是
AXI
4-full协议。后者是基于内存映射的，传输时需要提供要操作的内存地址。
theboynoName
·
2022-06-29 10:56
zynq
AXI-stream
AXI
AXI4-stream
AXI
中的wrap burst
协议：AMBA®AXIandACEProtocolSpecificationISSUEH.cAXIhasthefollowingrulesgoverningtheuseofbursts:•Forwrappingbursts,theburstlengthmustbe2,4,8,or16.•Aburstmustnotcrossa4KBaddressboundary.•Earlyterminationo
TMC~McGrady
·
2022-06-28 19:01
协议
笔记
IC验证
AXI
总线简介(二)
AXI
协议是基于burst的，主机只给出突发传输的第一个字节的地址，从机必须计算突发传输后续的地址。突发传输不能跨4KB边界（防止突发跨越两个从机的边界，也限制了从机所需支持的地址自增数）。
数字积木
·
2022-06-28 19:28
axi
时序图_
AXI
4读写操作时序及
AXI
4猝发地址及选择
AXI
4读操作图4‑15读通道架构如上图所示，主设备向从设备通过读地址通道指定读数据地址及控制信号，从设备通过读数据通道将指定地址上的数据传输给主设备。
weixin_39916549
·
2022-06-28 19:11
axi时序图
AHB协议
文章目录什么是AHB总线协议AHB总线组成AHB信号描述AHB传输Bust传输AMBA高级处理器总线架构，不同的速率要求构成了高性能SOC设计的通信标准:AHB高级高性能总线APB高级外围总线
AXI
高级可拓展接口什么是
卢卡猫
·
2022-06-28 19:54
总线协议
协议
AXI
总线 详细整理
AXI
总线详细整理
AXI
总线概述时钟与复位
AXI
的5个通道写入数据的流程读取数据的流程握手依赖关系突发传输机制读/写响应结构Outstanding、Out-of-Order、InterleavingAXI4
Snipermeng
·
2022-06-28 19:10
数字IC设计
verilog
systemverilog
AXI
总线的Burst Type以及地址计算 | WRAP到底是怎么一回事？
目录
AXI
总线的BurstType以及地址计算一、概念1.Transaction/Burst/Transfer/Beat2、对齐二、BurstType介绍三、地址计算1.aligned_addr的计算2
Ericcoding
·
2022-06-28 19:40
AMBA学习
芯片
硬件
AXI
总线（top）
AXI
总线是一种基于burst的传输总线，适合用在high-bandwidth和low-latency的场景，大致分为5个通道：readaddressreaddatawriteaddresswritedatawriteresponseAXI
简单同学
·
2022-06-28 19:22
AXI介绍
AXI
AXI
协议解析(三）
AXI
协议是基于突发（burst）传输的。所谓突发传输，就是在一次事务中，连续地传输多个地址相邻的数据。一次突发传输中可以包含一至多次数据（Transfer）。
Alfred.HOO
·
2022-06-28 19:40
AMBA
AXI
AXI
--Burst Addressing
BurstTypeARBURST[1:0]BurstTypeb00Fixedb01Incrb10Wrapb11ReservedFixed:对于burst中的每次transfer，地址相同。Incr：对于burst中的每次transfer，地址递增，增量取决于transfer的size。Wrap：类似于Incr，但当地址触及wrapboundary的时候，地址回到起始地址。Wrapboundary=
Alaka89
·
2022-06-28 19:26
AXI
AXI
Xilinx DMA的几种方式与架构
DMA是directmemoryaccess，在FPGA系统中，常用的几种DMA需求：1、在PL内部无PS（CPU这里统一称为PS）持续干预搬移数据，常见的接口形态为AXIS与
AXI
，
AXI
与
AXI
；2
Hello-FPGA
·
2022-06-17 16:00
UART接口的FPGA实现（一）——UART接口的相关基础知识
UART系列文章先介绍UART的基础知识，然后自己动手写Verilog代码实现这个接口并进行测试，最后介绍Xilinx的
AXI
-uartliteIP核。
菩提无树亦无数
·
2022-05-23 21:24
简单接口开发
fpga
串口通信
uart
verilog
【Xilinx JTAG to
AXI
】PG174 JTAG to
AXI
文档整理
目录概述功能总结应用端口说明核心设计JTAGTOAXI主内核可用于
AXI
系统调试和测试时钟重置设计流程步骤自定义和生成核心参数说明综合与实现示例设计创建
AXI
事务
AXI
4示例
AXI
4‑Lite示例JTAGtoAXI
Linest-5
·
2022-04-15 16:39
Vivado
FPGA
fpga开发
硬件工程
嵌入式硬件
硬件架构
pcb工艺
基于FPGA的车牌识别
OV5640摄像头将采集到的数据通过摄像头驱动模块存入DDR3读写控制模块里，产生DDR3burst写请求，通过总线转换程序，把burst写请求的信号转换成*
axi
**总线*请求，通过
axi
总线来访问DDR3
旭旭宝宝和车友车行
·
2022-03-31 07:41
FPGA
fpga开发
基于xilinx的tri-mode-eth-mac IP设置与使用详解
目录1概述2引用文件3IP设置4接口说明5以太网收发数据的格式字段说明6MDIO的设置6.1MDC的速率情况6.2MDIO配置寄存器情况6.3MDIO传输情况7MACspeed说明，三速自适应设置8
AXI
4
风中月隐
·
2022-03-23 08:18
FPGA
fpga/cpld
以太网
tri-mode-eth
MDIO
axi4-lite
axios使用form data格式发送数据正确姿势
包含在axios中，所以不需要手动安装，只需引入一下，并将你发送的数据qs.stringify()一下importaxiosfrom'axios'importqsfrom'qs';//也可以在这设置默认
axi
朝阳群众Jone
·
2022-02-17 10:55
Vue
点到直线距离 最小二乘法拟合直线
总结一下主要有两种方式：直线方程Y=kX+b,利用Y轴方向距离最小来拟合直线Σ(Yi-kXi-b)²--------[c++]两分钟弄懂"最小二乘法拟合直线直线方程AX+BY+C=0,利用点到直线的距离最小来拟合直线Σ(
AXi
叶道强
·
2022-02-14 07:33
算法
经验分享
基于xilinx 平台的dma调试体会
1.
AXI
协议介绍XilinxZYNQ或者UltraScale+芯片集成了ARM核和传统FPGA，具有硬件集成度高，ARM和FPGA的通信速率快，外部接口可灵活配置等优点。
FPGA er
·
2022-02-04 17:50
fpga开发
字符流和字节流
https://blog.csdn.net/
axi
295309066/article/details/52820203https://www.zhihu.com/question/39262026https
海是倒过来的天_67f2
·
2022-02-03 08:00
带你快速入门
AXI
4总线--
AXI
4-Full篇（3）----XILINX
AXI
4-Full接口IP源码仿真分析（Master接口）
写在前面接slave接口篇，本文继续打包一个
AXI
4-Full-Master接口的IP，学习下源码，再仿真看看波形。
孤独的单刀
·
2021-11-29 20:00
IP核
原语
#
AXI4
verilog
fpga
AXI4
AXI4-Full
xilinx
带你快速入门
AXI
4总线--
AXI
4-Full篇（2）----XILINX
AXI
4-Full接口IP源码仿真分析（Slave接口）
写在前面打包2个
AXI
4-Full接口的IP（一主一从），来对其提供的仿真和原始代码学习一番。限于篇幅，将分2篇文章写完，本文写
AXI
4-Full接口。
孤独的单刀
·
2021-11-28 21:16
#
AXI4
IP核
原语
fpga
axi4
axi4-full
verilog
xilinx
带你快速入门
AXI
4总线--
AXI
4-Lite篇（2）----XILINX
AXI
4-Lite接口IP源码仿真分析（Slave接口）
写在前面在AXIS篇中，我们打包了2个
AXI
4-Stream接口的IP（一主一从）（带你快速入门
AXI
4总线--
AXI
4-Stream篇（2）----XILINXAXI4-Stream接口IP源码仿真分析
孤独的单刀
·
2021-11-25 20:00
IP核
原语
#
AXI4
verilog
AXI4
AXI4-Lite
IP
axi4
vip
快速入门
AXI
4总线（2）----XILINX
AXI
4-Stream接口IP源码仿真分析
1、带AXIS接口的自定义IPVivado在打包IP核的时候提供了
AXI
4-Stream的接口，接下来分别例化两个IP，一个MASTER，一个SLAVE。
孤独的单刀
·
2021-11-22 20:40
#
AXI4
verilog
AXI4
AXI-STREAM
AXIS
IP
米联客FDMA及其控制器代码逐行讲解，全网最细，不接受反驳
一般是图像三帧缓存于DDR3，然后再读出显示，DDR3操作很复杂，所以Xilinx官方出了个MIG的IP核供开发者使用，但对于像我这样的little_white来说，操作MIG的用户接口还是不方便，所以又有了挂载
AXI
4
健康奶
·
2021-11-16 14:41
arm
Xilinx官方
AXI
4_LITE_slave源码解析，little white的自我认知
Xilinx官方
AXI
4_LITE源码解析，littlewhite的自我认知
AXI
4_LITE是一个简单协议，用来配置一些寄存器，官方给出了源码，获取方式如下：总线包括Master和Slave两种模式，
健康奶
·
2021-11-10 13:56
arm
嵌入式硬件
利用numpy实现数据基本操作
常用函数以下为一些在numpy中所使用的一些常用函数介绍（numpyasnp）1.数学运算符2.比较运算符需要注意：不管一维数组还是多维数组，通过比较运算符返回的都是一维数组3.常用的数学函数4.常用的统计函数
axi
疯狂生煎包
·
2021-09-20 18:07
数据分析与挖掘
python
人工智能
System verilog实战----
AXI
DMA的简单实现
AXIDMA在FPGA加速器的设计中，往往会涉及到PS和PL之间的数据传输，对于zynq平台来说，最合适的数据传输方式就是通过
AXI
总线，同时，为了提高CPU的利用率，DMA往往是数据交互的首选。
zjjxFPGAer
·
2021-08-11 17:20
FPGA
上一页
8
9
10
11
12
13
14
15
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他