E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
AXI
AXI
的乱序操作
Cachable和bufferable一个Master发出一个读写的request，中间要经过很多Buffer，最后才能送到memory。这些Buffer的添加是为了outstanding，timing，performance等。Buffer有两种类型：一种FIFO结构，仅仅就是保存发送Request给下一级或者返回Response给上一级。还有一种Buffer,在接受了上一级的Request之后
better_xiaoxuan
·
2020-08-08 14:26
IC设计
Xilinx
AXI
4-Stream-FIFO 使用提示
AXI
4FIFOsoperateonlyinFirst-WordFall-Throughmode.TheFirst-WordFall-Through(FWFT)featureprovidestheabilitytolookaheadtothenextwordavailablefromtheFIFOwithoutissuingareadoperation.Whendataisavailableint
LnTigerLn
·
2020-08-08 12:36
FPGA
Xilinx
7-Series
Xilinx
AXI
-memory接口 转
AXI
-stream 接口（含源码）
AXI
-memory接口转
AXI
-stream接口
AXI
-memory接口介绍具体详情可以查看源码。
hpqztsc
·
2020-08-08 12:21
FPGA
AXI-Memory
AXI-Stream
【OpenHW参赛手记】
AXI
-Stream接口开发详细流程
2.在XPS中，添加一个
AXI
-DMA模块，配置界面如图1所示。图1
AXI
-DMA模块配置其余参数默认。SG模块如果选上，那么后面软件控制会相对复杂一些。
卜居
·
2020-08-08 11:12
zynq7000平台
AXI
_lite与Native FIFO接口设计
在PL部分做了接口逻辑，其中用到了FIFO做数据缓冲，而zynq的PS与PL之间是
AXI
接口，于是乎问题来了：FIFO写入部分是自定义逻辑，而FIFO读出则是用AXIlite接口，google了一下，没找到相关参考
at91rm9200
·
2020-08-07 12:17
嵌入式系统
用vue怎么做一个短信验证码？实例展示
控制倒计时变化，都在data中定义，sendAuthCode:true,codeTime:0,然后写getCode方法getCode(){console.log(this.ruleForm.phone);
axi
RjwWorld
·
2020-08-05 18:47
表单
axios基本用法
axios模块之后importaxiosfrom'axios';//安装方法npminstallaxios//或bowerinstallaxios当然也可以用script引入axios提供了一下几种请求方式
axi
dianfenju4557
·
2020-08-05 17:52
接口综合参考（Interface Synthesis Reference）
ap_noneap_stableap_hs(ap_ack,ap_vld,andap_ovld)ap_ackap_vldap_ovldap_memory,bramap_fifoap_busaxiss_axilitem_
axi
有点小意思
·
2020-08-05 15:01
ZYNQ-FPGA
FPGA实践教程（六）
AXI
-Lite实现PS与PL通信
背景：PS与PL的通信方式有
AXI
4，
AXI
-Lite，
AXI
-Stream。之前实现的为
AXI
-Streams（sidechannel），并且编译环境为linux编译环境。
祥瑞Coding
·
2020-08-05 15:45
FPGA
c/c++
FPGA实践教程
卷积函数的FPGA实现（四）函数接口的HLS
目的：将卷积IPcore接口进行HLS，将权重输入输出同步为DRAM的地址，
axi
-stream协议进行传输数据。将神经网络参数通过
axi
-lite协议进行传输。
祥瑞Coding
·
2020-08-05 15:14
FPGA
MTCNN
Vivado HLS IP-XACT快速创建
AXI
总线IP（PWM）z
转于http://comm.chinaaet.com/adi/blogdetail/36154.htmlVivadoHLSIP-XACT快速创建
AXI
总线IP（PWM）1、摘要该笔记主要是利用HLS设计
vevid
·
2020-08-05 14:48
HLS #1 - 使用HLS生成的带有
AXI
4Stream接口的IP核
本篇中使用HLS进行IP核生成，使用
AXI
4Stream接口，完成50个int类型数的输入输出。IP核内部将输入的50个数与5相加后输出。
里先森
·
2020-08-05 14:03
HLS
ZYNQ学习（二）----关于video in to
axi
4-stream
ZYNQ学习（一）分析了AXISTREAM的接口信号。分析VDMA之前，先看看PG043VideoIntoAXI4-Stream对于video转成AXIS的处理。关键信号READY/VALIDHandshakeAvalidtransferoccurswheneverREADY,VALID,ACLKEN,andARESETnarehighattherisingedgeofACLK.Duringval
skyplain1984
·
2020-08-05 14:42
FPGA
Zynq学习（一）----
AXI
STREAM接口
AXI
4-Stream协议是一种用来连接需要交换数据的两个部件的标准接口，它可以用于连接一个产生数据的主机和一个接受数据的从机。当然它也可以用于连接多个主机和从机。
skyplain1984
·
2020-08-05 14:11
FPGA
HLS IP核m_
axi
接口直接与DDR交互数据
大体步骤同之前写的差不多https://blog.csdn.net/qq_40268672/article/details/104620907我的板子型号是xc7z010-clg400-1,可以从xparameters.h头文件中看到，DDR的起始地址为一共511M，至于为什么少了1M也不清楚，可能有专门的用途，留待以后研究。CPU端代码```c/*************************
qq_40268672
·
2020-08-05 14:21
如何实现
axi
_lite的双向传递
需要通过
axi
_lite实现PS与PL之间的双向信息传输。
muyiwushui
·
2020-08-05 13:29
自定义IP核
Vivado 实现逆序ip核，
AXI
4-Lite Interface（vcu118，HLS级开发）
实验环境1、软件：VivadoHLS2017.04,Vivado2017.04，VivadoSDK2017.042、硬件：XilinxVirtexUltraScale+FPGAVCU118本人是XILINX开发套件的菜鸟一枚。实验室买了块XilinxVirtexUltraScale+FPGAVCU118，后期也会不定期更新自己做的实验，希望对入门的有帮助，也可以一起交流学习（1987212851没
yangjl_cs
·
2020-08-05 13:40
FPGA
"30年---我与赛灵思FPGA的故事”：ZYNQ-7000使用总结(6) ——
AXI
接口简述
由allan于星期五,06/27/2014-17:35发表在前面的几个例子中，我们经常会看到
AXI
接口或是总线，那么
AXI
到底是什么呢？
青蛙嘎嘎
·
2020-08-05 13:36
VIVADO中封装基于
AXI
4_LITE总线接口IP核注意事项
1.以manageip的方式创建Tools>createandpackage...，配置该IP的名称，并且选择该IP的保存路径。默认的IP核存放路径与manageIP的工程路径是一个层次。建议以后养成习惯：专门建一个manageIP工程，在此工程下Tools>createandpackage...且选择IP路径时，在ip_repo下新建一个文件夹，即每个IP单独一个文件夹，便于管理。2.封装时选择
keilzc
·
2020-08-05 13:51
zynq7000
Vivado下创建基于
AXI
-Lite的用户IP核
http://comm.chinaaet.com/adi/blogdetail/37170.htmlVivado下创建基于
AXI
-Lite的用户IP核本文是为一位网友所写，据说网上Vivado下自定义IP
Tiger-Li
·
2020-08-05 13:19
一个简单的用户接口转
axi
lite接口读写BRAM的例子
首先借用开源的
axi
_master模块，首先我用XHDL工具把VHDL转成了Verilog，并将其打包成了IP，名为
axi
_lite_master_vlog_v1_0。
请叫我冻冻
·
2020-08-05 13:52
FPGA
verilog
axi
lite
Vivado中
AXI
接口简介
1、
AXI
简介
AXI
（AdvancedeXtensibleInterface）协议主要描述了主设备（Master）和从设备（Slave）之间的数据传输方式，主设备和从设备之间通过握手信号建立连接。
LuoYao_Yang
·
2020-08-05 12:53
Vivado HLS创建
AXI
LITE接口
HLSAXILITE接口AXILITE接口每次只能传输一个数据，因此经常用来传输PS和PL之间的命令、状态等信息。HLS代码如下#includetypedefap_intdt;dtaxilite(dta,dtb,dt*c){#pragmaHLSINTERFACEs_axiliteport=returnbundle=BUS_CTRL#pragmaHLSINTERFACEs_axiliteport=a
qq_40268672
·
2020-08-05 12:33
HLS学习（二）Using
AXI
4 Interfaces
第一部分
AXI
4-StreamInterfaces暂时不细看。
crazyeden
·
2020-08-05 12:07
FPGA
HLS顶层函数
但是顶层函数即就是你要生成的硬件输入输出的形式：如下面一段C=A*B的乘法加速器代码：其顶层函数为：voidmmult_accel_core，定义了输入，输出两个数据流，即会对应生成硬件的端口voidmmult_accel_core(
AXI
_VALin_stream
bufengzj
·
2020-08-05 12:03
【机器学习笔记】线性回归之最小二乘法
代数推导 假设拟合函数为y=ax+by=ax+by=ax+b，对于任意样本点(xi,yi)(x_{i},y_{i})(xi,yi)，误差为e=yi−(
axi
+b)e=y_{i}-(ax
江岚岚
·
2020-08-05 01:19
机器学习笔记
Pandas Panel的使用
DataFrame的索引minor_axis-axis2,代表每个DataFrame的列构造函数用以下函数构造一个Panel：pandas.Panel(data,items,major_axis,minor_
axi
Shower稻草人
·
2020-08-04 19:18
Python
目标检测算法学习----YOLOv3
之后学习和总结的系列应该为轻量化模型模型的量化和压缩FPGA加速架构学习目标检测与追踪架构学习如果有时间再学学ARM驱动，要么是
AXI
要么是PCIE这样就算是一条完成的基于嵌入式(FPGA加速）的目标检测系列了
qq_41907333
·
2020-08-04 11:55
【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验
按键中断实验前面的定时器中断实验的中断属于PS内部的中断本实验中断来自PLPS最大可以接收16个来自PL的中断信号，都是上升沿或高电平触发本实验用按键中断来控制LED工程建立本实验所用的Vivado工程只需要在“ps_
axi
_led
xyz_
·
2020-08-04 08:59
FPGA
MYIR-ZYNQ7000系列-zturn教程(26)：自定义
axi
_lite IP点亮LED灯
开发板环境：vivado2017.4，开发板型号xc7z020clg400-1，这个工程主要功能是自定义一个
axi
_liteIP然后在SDK中控制LED闪烁工程链接：https://pan.baidu.com
虚无缥缈vs威武
·
2020-08-04 01:33
ZYNQ7000
MYIR-ZYNQ7000系列-zturn教程(5)：gpio_
axi
开发板环境：vivado2017.1，开发板型号xc7z020clg400-1，这个工程主要功能是调用一个
axi
_gpio核然后通过这个
axi
_gpio核控制三色灯D34闪烁。
虚无缥缈vs威武
·
2020-08-04 01:00
ZYNQ7000
转：Python小爬虫——贴吧图片的爬取
文章转自：https://www.cnblogs.com/
Axi
8/p/5757270.html，并且本人也用2.7版本python在实践，暂时没出现问题。
missing_much
·
2020-08-03 20:46
爬虫
python
python爬虫
组队赛1（2017 JUST Programming Contest 3.0）
n表示总共要操作n次，m表示有m种法术，k表示有n个英雄，x表示每次操作要耗费的时间，s表示总共有的能量总值，接下来一行有m个输入，表示法术i可以使每次操作耗费的时间变为
axi
，再接下来依然有m个输入，
Huah_2018
·
2020-08-03 12:10
算法
ZYNQ 用PL按键通过中断控制PS端LED亮灭
关键词：
AXI
-GPIO；中断；PL按键；PS端LED实现功能：PL端五个按键，可以触发中断，改变LED灯的亮灭状态开发板：zedboardvivado硬件连接如图：AXIInterconnect：实际是一个开关
RyanLee90
·
2020-08-03 10:21
ZYNQ
zynq系列001:
axi
_lite
本章将创建并测试一个基于高速
AXI
总线的IP核，以及调用并测试vivado自带的IP核。
ZYNQ_小良
·
2020-08-02 19:25
zynq
【转】ZYNQ中三种实现GPIO的方式
而IP方式是在PL部分实现GPIO功能，PS部分通过M_
AXI
_GP接口来控制该GPIOIP模块；另外EMIO模块虽然使用PS部分GPIO但也使用了PL部分的管脚资源。
djue7752
·
2020-08-02 17:52
今天面试的vue面试题
5、
axi
Meroy0
·
2020-07-31 14:25
使用SystemVerilog简化FPGA中的接口
FPGA工程师们应该都会吐槽Verilog的语法，相当的不友好，尤其是对于有很多接口的模块，像
AXI
4/
AXI
-Lite这种常用的总线接口，动不动就好几十根线，写起来是相当费劲。
数字积木
·
2020-07-30 21:38
vue+axios实现前端登录拦截
httprequest拦截器httpresponse拦截器http配置(结合ui框架)前言前言：如果你是求职者，项目写了运用了axios，面试官可能会问你：1.为什么axios既可以当函数调用，也可以当对象使用，比如
axi
青零羽笙
·
2020-07-30 20:37
vue
一个连接出错问题的背后
1org.apache.axis.AxisFault:;nestedexceptionis:java.net.SocketException:Connectionresetatorg.apache.axis.
Axi
wokaka8237
·
2020-07-30 18:58
对ZYNQ设备GPIO中断函数的详解 (一)
但是却没有找到类似与
AXI
时序那样，再进一步深入的讲解。也许是因为这个没有那么重要。但是对我来说，我时长认为，真正有价值的，不在于广度而在于深度，不在于复杂，而在于细节。
N0Sun諾笙
·
2020-07-30 07:39
ZYNQ
PYNQ-Z2 初识(十二) 自定义IP核，通过PWM IP核实现led呼吸灯
首先第一步肯定是创建工程和添加zynq创建IP然后就是创建一个新的自定义ip了创建一个
AXI
4的外设完成之后点击左侧的IPCatalog，可以找到刚才创建的IP，右键Editin
豆沙粽子好吃嘛!
·
2020-07-29 20:14
PYNQ
pynq-z2 初识(六) PS/PL 接口
PS/PL接口PSGPIO简单示例MMIO示例allocateallocate函数Buffer示例DMA示例Interrupt简单示例学习于PYNQ官方文档PS/PL接口Zynq在PS和PL之间有9个
AXI
豆沙粽子好吃嘛!
·
2020-07-29 20:14
PYNQ
PYNQ-Z2 初识(十) PS端去控制PL端——还是点个灯/(ㄒoㄒ)/~~
文章目录工程创建串口配置ddr配置GPIO配置约束文件SDK的使用烧写程序结果工程创建首先创建一个工程，就叫ps_
axi
_led吧，这次我们可以在boards那里选择pynq先来创建一个block设计，
豆沙粽子好吃嘛!
·
2020-07-29 20:14
PYNQ
AXI
4总线协议
新一代FPGA中采用的基本都是
AXI
4总线协议，例如与slaver侧的DMA或DDR等通信。这篇讲
AXI
4的博文感觉讲的很清楚。
Next_FSE
·
2020-07-29 16:43
FPGA——深度学习
FPGA——接口
FPGA——通信
通信
fpga
ZYNQ_DMA访问DDR和PL资源
ZYNQ_DMA访问DDR和PL资源前言需求PLPS结果总结前言之前一篇是PS通过
AXI
总线读写PL的寄存器，对于大数据的传输，这显然不是一个高效的方法，zynq的解决方案是给予PL直接访问DDR的通路
今天没喝水
·
2020-07-29 12:03
pynq
jsonp的使用
axi
Gloria。
·
2020-07-29 07:45
Vue
前端框架
AXI
3和
AXI
4协议详细说明
本文基于ARM官方文档《AMBAAXIandACEProtocolSpecification》因为
AXI
3和
AXI
4协议大部分相同，小部分不同，在官方文档中也是一起介绍的，所以本文将一起说明
AXI
3和
AXI
4
正直的阿康
·
2020-07-28 11:12
ZYNQ
soc
AXI
ZYNQ
XILINX
Vivado HLS创建
AXI
接口进行数据传输
在zynq软硬协同开发中，
AXI
接口是PS和PL交互很重要的一个总线协议，本次介绍如何通过HLS创建具有
AXI
接口的IP核同其余部件交互。
qq_40268672
·
2020-07-28 08:51
pandas之删除函数drop()
columns=list('ABCD'))`####删除列（方法一）df.drop(columns=list('AB'))``CDE23F67J1011###删除列（方法二）df.drop(['A','B'],
axi
求知者_123
·
2020-07-28 05:38
数据分析
pandas学习
上一页
13
14
15
16
17
18
19
20
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他